Architecture Matérielle TD4 Additionneur/soustracteur
Architecture Matérielle TD4 Additionneur/soustracteur
Architecture Matérielle TD4 Additionneur/soustracteur
You also want an ePaper? Increase the reach of your titles
YUMPU automatically turns print PDFs into web optimized ePapers that Google loves.
<strong>Architecture</strong> Matérielle <strong>TD4</strong><br />
<strong>Additionneur</strong>/<strong>soustracteur</strong><br />
1. L’additionneur 1 bit.<br />
On veut réaliser un additionneur binaire.<br />
a) Etablissez la table de vérité de l’addition de deux bits a i et b i en tenant<br />
compte de la valeur de la retenue entrante. En déduire les expressions<br />
r i = f(a i , b i , c i ) et c i+1 = f(a i , b i , c i ).<br />
b) Vérifiez que x xor y xor z x.(y.z+y.z) + x.(y.z + y.z). Simplifiez<br />
l’expression de r i obtenue précédemment.<br />
c) Réalisez avec des portes Nand et Xor le circuit additionneur.<br />
2. <strong>Additionneur</strong> n bits.<br />
En utilisant l’additionneur 1 bit décrit ci-dessus, on peut réaliser un<br />
additionneur n bits comme suit :<br />
a n-1 b n-1 a 1 b 1 a 0 b 0<br />
<strong>Additionneur</strong><br />
<strong>Additionneur</strong><br />
<strong>Additionneur</strong><br />
c n c n-1 c 2 c 1 c 0<br />
1bit<br />
1bit<br />
1bit<br />
r n-1 r 1 r 0<br />
3. Rappelez la méthode pour obtenir le codage d’un entier relatif en<br />
complément à deux.<br />
4. Proposez une méthode permettant de faire la soustraction de deux<br />
nombre codés en binaire en utilisant le binaire complément à deux.
5. Proposez une solution matérielle permettant de réaliser l’addition ou<br />
la soustraction binaire n bits en n’utilisant qu’un seul circuit<br />
additionneur n bits.<br />
6. Sur le même principe, proposer un circuit permettant de réaliser un<br />
incrémenteur ou un additionneur n bit à l’aide de MUXs et d’un signal<br />
de contrôle INC à 1 quand on doit incrémenter.