générateur pwm svm triphasé pour moteur bldc schémas et ...

Applications maquette d'étude EP10K20
GÉNÉRATEUR PWM SVM TRIPHASÉ POUR
MOTEUR BLDC
SCHÉMAS ET DESCRIPTIONS POUR EPLD
L'acronyme SVM provient de "Space Vector Modulation". Il s'agit d'un procédé de PWM permettant
d'appliquer au moteur une tension entre phases de forme sinusoïdale et d'amplitude égale à la tension
DC appliquée aux 3 bras de l'interface de puissance. Le gain est de 15% par rapport au procédé PWM
sinusoïdal conventionnel.
1. Objectifs
Étudier, mettre en œuvre et tester des structures proches de celles intégrées dans les microcontroleurs
MICROCHIP destinées à piloter des moteurs BLDC (brushless à courant continu).
Le moteur utilisé pour les tests est en fait une machine "synchro" de PRECILEC qui comportent un
stator et un rotor triphasé à 1 paire de pôles (modèle 50MT33). Le rotor est alimenté en DC entre 2
phase pour le magnétiser, le stator est alimenté par une source DC de 12V via 3 bras PWM.

Application maquette d'étude EP10K20 – Générateur SVM triphasé pour moteur BLDC
2. Principe de la modulation SV
On utilise la structure classique des 3 bras de commutateurs commandés par 3 comparateurs. Le signal
de référence est de forme triangulaire et de fréquence F PWM très grande devant la fréquence des signaux
ua, ub et uc (au moins 20x).
CREMMEL Marcel Page 2/25 TS électronique - 31/08/06

Application maquette d'étude EP10K20 – Générateur SVM triphasé pour moteur BLDC
Dans ces conditions on peut écrire (commutateurs parfaits) :
E
E
E
Uan moy u a , Ubn moy u b et Ucn moy uc
2
2
2
Les valeurs instantanées de ua, ub et uc doivent rester à l'intérieur des valeurs crêtes de la
porteuse ("carrier).
En éliminant les composantes harmoniques (fréquences multiples de F PWM ), et si F PWM est très grande
devant la fréquence des signaux ua, ub et uc, on peut confondre Uan moy et Uan.
2.1 PWM sinusoïdal
On produit 3 consignes sinusoïdales déphasées de 120° :
2
4
u a m sinωt
u b m sinωt
u c m sinωt
3 3
m : indice de modulation compris entre 0 et 1
Il en résulte :
E
E 2
E 4
U aN m sinωt
U bN m sinωt
U cN m sinωt
2
2 3 2 3
CQFD
Les tensions entre phases sont :
E
U ab 3 m sinωt
2
6
E
5
U bc 3 m sinωt
2
6
E
3
U ca 3 m sinωt
2
2
E
L'amplitude maximum entre phases est donc de 3 , soit 86,6% de E pour m=1.
2
CREMMEL Marcel Page 3/25 TS électronique - 31/08/06

Application maquette d'étude EP10K20 – Générateur SVM triphasé pour moteur BLDC
2.2 Modulation Space Vector
Les 6 commutateurs peuvent prendre 2 3
états différents représentés dans la figure
ci-contre.
Ces 8 états sont codés de S0 à S7. La
modulation "SV" consiste à piloter les
commutateurs en PWM pour passer
progressivement d'un état au suivant.
Les 3 sorties a, b et c alimentent les 3
phases du moteur qui créent des champs
magnétiques déphasés de 120°.
On peut alors représenter l'orientation du
champ magnétique pour chacun des 8
états. Ces états se transforment alors en
vecteurs de tension ( U 0 à U
7 sur la
figure ci-contre).
Les états S0 et S7 ne créent pas de champ
magnétique, les vecteurs U 0 et U
7 ont
donc une longueur nulle.
Les autres vecteurs ont une longueur de 1
et respectent les relations suivantes :
U 1 U 4
U 2 U 5
U 3 U 6
U U 0
U1 3 5
Objectif : créer un vecteur U de longueur
constante qui suit, pour sa valeur maxi, le
3
cercle en pointillé de rayon .
2
Pour cela on module en conséquence les rapports cycliques de conduction des commutateurs dans
chacun des 6 secteurs.
En notant T 0 à T 7 la durée de chaque état S 0 à S 7 sur une période PWM, on obtient la relation vectorielle
suivante (on suppose que la fréquence PWM est très grande devant la vitesse de rotation du vecteur U :
T
0 T
1 T
2 T
3 T
4 T
5 T
6 T
7
U U0
U1
U2
U3
U4
U5
U6
U7
TS
TS
TS
TS
TS
TS
TS
TS
Avec T S =T 0 +T 1 +T 2 +T 3 +T 4 +T 5 +T 6 +T 7 : période PWM
Pour respecter cette relation à la lettre et donc atteindre l'objectif, il faut calculer les durées T 0 à T 7 pour
chaque position angulaire de U . On en déduit les consignes de tension ua, ub et uc nécessaires.
Ce procédé n'est pas utilisé car il provoque de trop nombreux changements d'états (32 par période
PWM) et les pertes par commutation deviennent excessives.
Solution adoptée :
Le diagramme vectoriel est divisé en 6 secteurs de 60°
Dans chaque secteur, seuls 4 vecteurs U
i sont utilisés pour produire U (les 2 vecteurs qui
encadrent le secteur, ainsi que U 0 et U 7 ) :
T
0 T
7
secteur I :
1 T
2 T
U U0
U1
U2
U7
Avec T S =T 0 +T 1 +T 2 +T 7 : période PWM
T T T T
S
S
S
CREMMEL Marcel Page 4/25 TS électronique - 31/08/06
S

Application maquette d'étude EP10K20 – Générateur SVM triphasé pour moteur BLDC
secteur II
T
0 T
3 7
:
2 T T
U U0
U2
U3
U7
TS
TS
TS
TS
Avec T S =T 0 +T 2 +T 3 +T 7
secteur III
T
0 T
3 T
7
:
4 T
U U0
U3
U4
U7
TS
TS
TS
TS
Avec T S =T 0 +T 3 +T 4 +T 7
secteur IV
T
0 T
5 7
:
4 T T
U U0
U4
U5
U7
Avec T S =T 0 +T 4 +T 5 +T 7
TS
TS
TS
TS
secteur V
T
0 T
5 T
6 T
7
: U U0
U5
U6
U7
TS
TS
TS
TS
Avec T S =T 0 +T 5 +T 6 +T 7
secteur VI
T
0 T
6 T
7
:
1 T
U U0
U6
U1
U7
TS
TS
TS
TS
Avec T S =T 0 +T 6 +T 7 +T 7
A un instant donné, l'angle magnétique du moteur se trouve dans un des 6 secteurs. On calcule alors
les rapports cycliques nécessaires pour placer le vecteur U dans cette position.
Cette solution ne nécessite que 12 changements d'états par période PWM (pertes plus faibles) et réduit
aussi le nombre de calculs nécessaires.
Par exemple, dans le secteur I :
T
U
T
0
S
U
0
T
T
1
S
U
1
T
T
2
S
U
2
T
T
7
S
U
7
Avec T S =T 0 +T 1 +T 2 +T 7 : période PWM
Quand le vecteur U se déplace de 0° à 60°, la durée T1 de S1 varie du max à 0 tandis que la
durée T2 de S2 varie de 0 au max.
On choisit généralement : T 0 = T 7 pour des raisons de symétrie et limiter les composantes
harmoniques.
Pour obtenir un vecteur U de longueur m (m est l'indice de modulation), on calcule T 0 , T 1 , T 2 et
T 7 à partir du diagramme vectoriel :
T1
2 π 2 π
m sin
m sin
ω t
TS
3 3 3 3
T2
2
2
m sin
m sinω
t
TS
3
3
T0 T7
TS
T
1 T2
T T 2
S
S
CREMMEL Marcel Page 5/25 TS électronique - 31/08/06

Application maquette d'étude EP10K20 – Générateur SVM triphasé pour moteur BLDC
On en déduit :
T0
PWMa
T
S
T1
T
PWMb
T
T
PWMc
0
S
T
0
T
1
S
T
2
TS
- T
T
S
7
Pour ne pas obtenir des durées T 0 et T 7 négatives (irréalisables !), le vecteur U doit rester à
l'intérieur de l'hexagone. Le cas limite est obtenu à = 30°: on obtient T 1 =T 2 =T S /2 et T 0 =T 7 =0
quand le vecteur U est sur le cercle en pointillé de rayon
3 .
2
L'indice de modulation m doit donc rester inférieur à m max = 2
3 = 0,866
Pour cette valeur m max , on obtient :
E
3
amplitude de Ua , Ub et Uc = mmax
E 0,433
E
2 4
E
amplitude de Uab, Ubc et Uca = 3 mmax E
2
Conclusion : les amplitudes sont augmentées de 15,5% par rapport au PWM sinusoïdal
conventionnel.
2.3 Durées des états des commutateurs dans chaque secteur
Une simple transposition d'angle permet de calculer les durées T 0 à T 7 des états S 0 à S 7 dans chacun des
secteurs :
Secteur I Secteur II Secteur III
(0 /3) (/3 2/3) (2/3 )
T1
2 π T
m.sin
2 2 2.π T3
2
m.sin
m.sin
TS
3 3 TS
3 3 TS
3
T 2
T
m.sin
3 2 T
m.sin
4 2 2
m.sin
TS
3
TS
3 3 TS
3 3
T0
T7
TS
T
1 T2
T0
T7
TS
T
2 T3
T0
T7
TS
T
3 T4
T T 2.T
T T 2.T
T T 2.T
S
S
S
S
S
Secteur IV Secteur V Secteur VI
( 4/3) (4/3 5/3) (5/3 2)
T4
2 4π T5 2 5π T6
2
m.sin
m.sin
m.sin2
TS
3 3 TS
3 3 TS
3
T5
2
T
m.sin
6 2 4
T
m.sin
1 2 5
m.sin
TS
3
TS
3 3 TS
3 3
T0
T7
TS
T
4 T5
T0
T7
TS
T
5 T6
T0
T7
TS
T
6 T1
T T 2.T T T 2.T
T T 2.T
S
S
S
S
S
On constate que les calculs donnent des résultats identiques dans chaque secteur ce qui simplifie la
réalisation du modulateur.
S
S
S
S
S
S
S
S
CREMMEL Marcel Page 6/25 TS électronique - 31/08/06

Application maquette d'étude EP10K20 – Générateur SVM triphasé pour moteur BLDC
2.4 Succession des états des commutateurs dans chaque secteur
Les solutions sont multiples, mais on s'impose le critère suivant : pas de changement d'état simultané
de 2 bras. On obtient les résultats suivants :
Secteur VI Secteur V Secteur IV Secteur III Secteur II Secteur I
Etats S0 (000) S1 (100) S2 (110) S7 (111) S2 (110) S1 (100) S0 (000)
Durées T0/2 T1/2 T2/2 T7 T2/2 T1/2 T0/2
UaN
UbN
UcN
Etats S0 (000) S3 (010) S2 (110) S7 (111) S2 (110) S3 (010) S0 (000)
Durées T0/2 T3/2 T2/2 T7 T2/2 T3/2 T0/2
UaN
UbN
UcN
Etats S0 (000) S3 (010) S4 (011) S7 (111) S4 (011) S3 (010) S0 (000)
Durées T0/2 T3/2 T4/2 T7 T4/2 T3/2 T0/2
UaN
UbN
UcN
Etats S0 (000) S5 (001) S4 (011) S7 (111) S4 (011) S5 (001) S0 (000)
Durées T0/2 T5/2 T4/2 T7 T4/2 T5/2 T0/2
UaN
UbN
UcN
Etats S0 (000) S5 (001) S6 (101) S7 (111) S6 (101) S5 (001) S0 (000)
Durées T0/2 T5/2 T6/2 T7 T6/2 T5/2 T0/2
UaN
UbN
UcN
Etats S0 (000) S1 (100) S6 (101) S7 (111) S6 (101) S1 (100) S0 (000)
Durées T0/2 T1/2 T6/2 T7 T6/2 T1/2 T0/2
UaN
UbN
UcN
TS
2.5 Calculs des rapports cycliques dans chaque secteur
Ces calculs étant numériques, il est nécessaire de fixer la résolution de l'angle magnétique du moteur.
Dans l'exemple qui suit la résolution choisie est de 360/(6x256)=0,234°.
Il serait possible de calculer les 3 rapports cycliques de chaque bras pour les 6x256=1536 angles
élémentaires et les ranger dans une table en mémoire morte. Cette solution est rejetée car la taille de la
table excède les possibilités de l'EPLD. Celle-ci n'intègre que 12288 bits alors que la table nécessite
1536x3x8 bits (3 rapports cycliques codés sur 8 bits) = 36864 bits.
CREMMEL Marcel Page 7/25 TS électronique - 31/08/06

Application maquette d'étude EP10K20 – Générateur SVM triphasé pour moteur BLDC
Les symétries dans le diagramme vectoriel permettent de réduire la taille de la table, mais au détriment
de calculs supplémentaires que l'EPLD doit exécuter.
Les 2 tables utilisées permettent de déterminer les rapports cycliques T A /T S et T B /T S dans un secteur :
T
Table T A :
A 2 π
m sin
TS
3 3
T
Table T B :
B 2
m sin
pour 0
TS
3
3
La correspondance entre les temps Ti et T A ou T B est donnée dans le tableau ci-dessous :
UaN UbN UcN
Sect. Période PWM T A T B PWMa PWMb PWMc
I T S = T 1 +T 2 +T 0 +T 7 T1 T2
T0
T0
T1
T0
TA
TS
T7
TS
T
T
T T T T
II T S = T 2 +T 3 +T 0 +T 7 T2 T3
III T S = T 3 +T 4 +T 0 +T 7 T3 T4
T
T
0
S
T
T
T
S
S
3
T
7
S
T
0
T
S
T
T
T
S
T
S
B
0
S
T
T
T
T
0
S
0
S
S
T
T
S
0
T
S
T
T
S
T
S
7
3
T
T
S
0
T
S
T
T
S
T
S
0
0
A
IV T S = T 4 +T 5 +T 0 +T 7 T4 T5
T
S
T
T
S
7
T
S
T
T
S
0
T
0
T
T
S
5
T
0
T
T
S
B
T
T
0
S
T0
T5
T0
T
V T S = T 5 +T 6 +T 0 +T 7 T5 T6 TS
TS
A
T
S
T
T
S
7
T
S
T
T
S
0
T
T
0
S
VI T S = T 6 +T 1 +T 0 +T 7 T6 T1
T
T
0
S
T
S
T
T
S
7
T
S
T
T
S
0
T
0
T
T
S
1
T
0
T
T
S
B
Le rapport cyclique T 0 /T S est calculé comme suit :
T0
T7
TS
T
A TB
1 T
A T
1
TS
TS
2.TS
2 TS
T
B
S
CREMMEL Marcel Page 8/25 TS électronique - 31/08/06

Application maquette d'étude EP10K20 – Générateur SVM triphasé pour moteur BLDC
2.6 Simulation Excel
Le tableur Excel est utilisé pour valider les tables de valeurs des rapports cycliques. Le fichier
"Table_TA_TB_T0.xls" comporte les tables et les formules de calcul décrites précédemment.
On obtient les résultats suivants sur 360° magnétiques :
Les 3 rapports cycliques
1
0,9
0,8
0,7
0,6
0,5
0,4
PWMb
PWMa
PWMc
0,3
0,2
0,1
0
0 60 120 180 240 300 360
Ua-Ub
1
0,8
Uc-Ua
Les 3 tensions inter-phases (relativement à E)
Ua-Ub
Ub-Uc
0,6
0,4
0,2
0
-0,2
-0,4
-0,6
-0,8
-1
0 60 120 180 240 300 360
CREMMEL Marcel Page 9/25 TS électronique - 31/08/06

Application maquette d'étude EP10K20 – Générateur SVM triphasé pour moteur BLDC
3. Schéma principal
OUTPUT
GND
LINE1 PIN_90
CODA PIN_110
CODB PIN_109
LIMIT
LIMIT[5..0]
inst5
COL1
INPUT
VCC
INPUT
VCC
INPUT
VCC
NOT
inst11
PIN_103
Simul_Hall
EN_COD H1
CODA
H2
CODB
H3
CLK_18M432
EN_2K25
inst3
Reg_Niveau
EN_COD NIV[7..0]
CODA
CODB
CLK_18M432
EN_2K25
Gene_3_SVM
H1
SYNC
H2
POS[7..0]
H3
SECT[2..0]
M[7..0]
PWM1[7..0]
LIM[5..0] PWM2[7..0]
CLK_18M432 PWM3[7..0]
EN_72K
inst
DELAY
DELAY[5..0]
Generateur_PWM
PDC1[7..0]
PDC2[7..0]
PDC3[7..0]
DELAY[5..0]
CLK_18M432
CLK_EN
inst1
PTMR[7..0]
TEST
PWM1D
PWM1U
PWM2D
PWM2U
PWM3D
PWM3U
OUTPUT
OUTPUT
OUTPUT
OUTPUT
OUTPUT
OUTPUT
OUTPUT
OUTPUT
OUTPUT
OUTPUT
OUTPUT
OUTPUT
OUTPUT
OUTPUT
OUTPUT
H1
H2
H3
SYNC
TEST
PWM1D
PWM1U
PWM2D
PWM2U
PWM3D
PWM3U
TEST2
TEST1
PIN_62
PIN_63
PIN_64
PIN_74
MAGN_POS[7..0]
SECT[2..0] PIN_71
PIN_72
PIN_73
PIN_75
PIN_48
PIN_49
PIN_50
PIN_51
PIN_53
PIN_54
PIN_78
PIN_76
PIN_166
PIN_167
PIN_168
PIN_169
PIN_171
PIN_172
PIN_173
PIN_174
inst10
inst4
OUTPUT
CLK_CNAPIN_164
PIN_91
CLK_18M432
INPUT
VCC
Gene_CLK
CLK_18M432
EN_2K25
EN_72K
EN_4M608
Note : le moteur actuellement utilisé n'étant pas équipé de capteurs à effet Hall, on utilise un simulateur
("Simul_Hall") qui produit les 3 signaux H1, H2 et H3 déphasés de 60°. La fréquence est réglable avec
le codeur incrémental et détermine la vitesse de rotation du moteur.
Fonction : le codeur incrémental règle indépendamment la tension appliquée au moteur (quand LINE1
est à "0") et la vitesse de rotation du moteur (quand LINE1 est à "1"). Les signaux PWM1D à PWM3U
pilotent une interface de puissance (voir schéma plus loin) qui produit les 3 tensions inter-phases
sinusoïdales d'alimentation des 3 stators du moteur.
Avec le moteur utilisé (1 paire de pôles), la vitesse de rotation est réglable entre 0 et 1384tr/mn avec
une résolution de 21,97tr/mn.
La consigne de niveau (NV) a une résolution de 8 bits.
Le signal d'horloge CLK_18M432 est produit par l'oscillateur à quartz OSC1 et vaut 18,432MHz.
4. Gene_CLK
CLK_18M432
inst2
INPUT
VCC
Div_32
Div_256
inst1
CLK
EN
inst3
CLK
DIV_4
CLK
OUT
OUT
EN_CLK
OUTPUT
OUTPUT
OUTPUT
EN_2K25
EN_72K
EN_4M608
On cherche à rendre
l'ensemble du schéma
synchrone avec l'horloge
18,432MHz.
La fonction "Gene_CLK"
produit des signaux de
validation d'horloge (durée =
1 période 18,432MHz) avec
une fréquence déterminée en
fonction des besoins :
EN_2K25 : 2,25KHz
EN_72K : 72kHz
EN_4M608 : 4,608MHz
inst
CREMMEL Marcel Page 10/25 TS électronique - 31/08/06

4.1 DIV_4
Application maquette d'étude EP10K20 – Générateur SVM triphasé pour moteur BLDC
subdesign DIV_4
(
CLK : input;
EN_CLK : output;
)
variable
Q[1..0] : DFF;
begin
Q[].clk=CLK;
Q[].d=Q[].q+1;
EN_CLK=Q[].q==0;
end;
4.2 DIV_256
SUBDESIGN Div_256
(
CLK : INPUT;
OUT : OUTPUT;
)
VARIABLE Q[7..0] : DFF;
BEGIN
Q[].CLK=CLK;
Q[].D=Q[].Q+1;
OUT=Q[].Q==0;
END;
4.3 DIV_32
SUBDESIGN Div_32
(
CLK : INPUT;
EN : input;
OUT : OUTPUT;
)
VARIABLE Q[4..0] : DFFE;
BEGIN
Q[].CLK=CLK;
Q[].ena=EN;
Q[].D=Q[].Q+1;
OUT=(Q[].Q==0)&EN;
END;
5. Simul_Hall
EN_COD
INPUT
VCC
AND2
CODA
CODB
INPUT
VCC
INPUT
VCC
inst4
NOT
inst12
NOT
inst13
Anti_rebonds
IN OUT
EN
CLK
inst3
Anti_rebonds
IN OUT
EN
CLK
decod_a_b
A DIR
B CLK
inst15
CPT_UD
UD
CLK
inst5
POS[6..0]
SENS
NCO_H
FREQ[6..0]
CLK
inst
H1
H2
H3
OUTPUT
OUTPUT
OUTPUT
H1
H2
H3
inst2
CLK_18M432
EN_2K25
INPUT
VCC
INPUT
VCC
Les signaux CODA et CODB produits par le codeur incrémental passent par des fonctions anti-rebonds
indispensables compte-tenu de la fréquence d'horloge.
Le sens de chaque cran est détecté par la fonction "decod_a_b" :
DIR indique le sens au moment du sur CLK : "1" : CW et "0" : CCW
CREMMEL Marcel Page 11/25 TS électronique - 31/08/06

Application maquette d'étude EP10K20 – Générateur SVM triphasé pour moteur BLDC
Les sur CLK sont comptés ou décomptés par la fonction CPT_UD :
POS[6..0] : nombre de crans. Initialisé à 0 au moment de la configuration de l'EPLD.
SENS : indique le sens du nombre de crans ("0" : CW, "1" : CCW)
La fonction CPT_UD pilote un oscillateur numérique commandé (NCO) qui produit en interne un
signal carré de fréquence proportionnelle à POS[]=FREQ[] :
FCLK_18M432
FH
FREQ[] . Soit une résolution de 2,19Hz et une fréquence max de 138,4Hz
23
2
Cette fréquence est appliquée à un compteur 3 bits modulo 6 dont les sorties sont décodées pour
produire les 3 signaux H1, H2 et H3 déphasés de 60°.
La fréquence de ces signaux est donc réglable de 0Hz à 23,07Hz avec une résolution de 0,366Hz.
5.1 Anti_rebonds
IN
EN
CLK
Les 2 premières bascules D permettent d'éliminer les effets des rebonds plus courts que 2 périodes
d'horloge validées : soit 2/2,25kHz = 889µS
5.2 Decod_a_b
SUBDESIGN decod_a_b
(
A, B : INPUT;
DIR, CLK : OUTPUT;
)
VARIABLE
DIR_FF : DFF;
BEGIN
DIR_FF.CLK = B;
DIR_FF.D = A;
DIR = DIR_FF.Q;
CLK = A & B;
END;
L'information de direction est échantillonnée sur A au de B.
Le signal CLK est produit par une fonction ET entre A et B.
5.3 CPT_UD
INPUT
VCC
INPUT
VCC
INPUT
VCC
DFFE
PRN
D Q
ENA
CLRN
inst
DFFE
PRN
D Q
ENA
CLRN
inst2
inst4
AND2
subdesign CPT_UD
(
UD, CLK : input;
POS[6..0] : output;
SENS : output;
)
variable Q[7..0] : dff;
begin
Q[].clk=CLK;
if UD then Q[].d=Q[].q+1;
else Q[].d=Q[].q-1;
end if;
if Q7.q then POS[6..0]=!Q[6..0];
else POS[6..0]= Q[6..0];
end if;
SENS=Q7.q;
end;
Les sur CLK sont comptés ou décomptés par la fonction CPT_UD :
OR2
inst3
AND2
inst5
AND2
inst6
OR2
inst7
DFFE
PRN
D Q
ENA
CLRN
inst8
NOT
inst9
OUTPUT
OUT
CREMMEL Marcel Page 12/25 TS électronique - 31/08/06

Application maquette d'étude EP10K20 – Générateur SVM triphasé pour moteur BLDC
POS[6..0] : nombre de crans. Initialisé à 0 au moment de la configuration de l'EPLD.
SENS : indique le sens du nombre de crans ("0" : CW, "1" : CCW)
5.4 NCO_H
subdesign NCO_H
( FREQ[6..0] : input;
CLK
: input;
H1,H2,H3 : output;
)
variable
REG[22..0] : dff;
FREQW[22..0] : node;
QH[2..0] : dff;
begin
FREQW[22..7]=gnd; FREQW[6..0]=FREQ[6..0];
REG[].d = REG[].q + FREQW[];
REG[].clk = CLK;
QH[].clk = REG22.q;
if QH[].q==5 then QH[].d=0;
else QH[].d=QH[].q+1;
end if;
H1=(QH[].q==0) or (QH[].q==1) or (QH[].q==2);
H2=(QH[].q==1) or (QH[].q==2) or (QH[].q==3);
H3=(QH[].q==2) or (QH[].q==3) or (QH[].q==4);
end;
La structure est classique. Le registre et l'additionneur ont une taille de 23 bits pour obtenir la résolution
de réglage voulue.
La sortie REG22.q est utilisée comme signal d'horloge d'un compteur 3 bits modulo 6. Les 3 sorties sont
décodées pour produire les 3 signaux H1, H2 et H3 déphasés de 60°.
6. Reg_Niveau
EN_COD
INPUT
VCC
AND2
CODA
CODB
INPUT
VCC
INPUT
VCC
inst4
NOT
inst12
NOT
inst13
Anti_rebonds
IN
EN
inst3
CLK
Anti_rebonds
IN
EN
CLK
OUT
OUT
decod_a_b
A DIR
B CLK
inst15
inst1
Cpt_UD_Niv
updow n
clock
up/down
q[7..0]
OUTPUT
NIV[7..0]
inst2
CLK_18M432
EN_2K25
INPUT
VCC
INPUT
VCC
La structure est similaire à la fonction "Simul_Hall", mais elle ne comporte pas de fonction NCO.
La fonction de comptage des crans diffère aussi; elle ne nécessite pas de commentaires supplémentaires.
CREMMEL Marcel Page 13/25 TS électronique - 31/08/06

Application maquette d'étude EP10K20 – Générateur SVM triphasé pour moteur BLDC
7. Gene_3SVM
Capteur_Hall
OUTPUT
OUTPUT
SYNC
POS[7..0]
H1
H2
H3
INPUT
VCC
INPUT
VCC
INPUT
VCC
H1
H2
H3
CLK_18M432
EN_72K
inst
SECT[2..0]
PULSE_H
M_POS[7..0]
ROM_TA
address[7..0] q[7..0]
inst7
ROM_TB
address[7..0] q[7..0]
inst8
OUTPUT
Modulation
TA[7..0]
TB[7..0]
M[7..0]
SECT[2..0]
TAM[7..0]
TBM[7..0]
M[7..0]
INPUT
VCC
inst1
CALC_SVM
LIMIT_3PWM
SECT[2..0]
TA[7..0]
TB[7..0]
PWM_R[7..0]
PWM_Y[7..0]
PWM_B[7..0]
IN1[7..0]
IN2[7..0]
IN3[7..0]
OUT1[7..0]
OUT2[7..0]
OUT3[7..0]
OUTPUT
OUTPUT
OUTPUT
PWM1[7..0]
PWM2[7..0]
PWM3[7..0]
LIM[5..0]
CLK_18M432
EN_72K
INPUT
VCC
INPUT
VCC
INPUT
VCC
inst9
LIM[5..0]
CLK
EN
inst4
La fonction produit 3 signaux numériques SVM codés en Bd sur 8 bits et déphasés de 120°. Ils sont
synchronisés sur les signaux des capteurs à effet Hall : H1, H2 et H3. Leurs niveaux sont réglables avec
les entrées NIV1, NIV2 et NIV3 codées en C2 (-128 à +127).
La structure utilise 2 ROM (taille = 256 octets) contenant les tables TA et TB (voir §2).
Les ROM sont adressées par M_POS[7..0] qui représente la position angulaire du moteur dans un des 6
secteurs. Le codage sur 8 bits donne une résolution de 60/256=0,235° magnétique.
Le secteur actuel est donné par SECT[2..0] qui évolue entre 0 et 5. Cette information est utilisée par la
fonction "CAL_SVM" qui calcule les rapports cycliques permettant de produire la tension
d'alimentation adéquate du moteur.
La fonction "Modulation" multiplie les valeurs TA[] et TB[] (en BN) avec l'indice de modulation M[] et
réalise donc le réglage de niveau. On ne garde que l'octet de poids fort du résultat.
La fonction "LIMIT_PWM" évite d'obtenir les rapports cycliques extrêmes de 0% et 100% et bloquer le
hachage des courants dans le moteur.
CREMMEL Marcel Page 14/25 TS électronique - 31/08/06

Application maquette d'étude EP10K20 – Générateur SVM triphasé pour moteur BLDC
7.1 Capteur_Hall
Anti_rebonds
Cpt_Sect_SVM
up counter
sclr
modulus 6
H1
H2
H3
CLK_18M432
INPUT
VCC
INPUT
VCC
INPUT
VCC
INPUT
VCC
inst
IN
EN
CLK
IN
EN
CLK
OUT
Anti_rebonds
inst4
IN
EN
CLK
OUT
Anti_rebonds
OUT
Pulse_Hall
H1
H2
H3
CLK
inst6
PULSE_0
PULSE_H
clock
clk_en
inst13
Cpt_Magn_pos
up counter
sclr
clock
clk_en
cnt_en
inst10
NOT
inst11
q[2..0]
q[7..0]
cout
OR2
OUTPUT
OUTPUT
OUTPUT
SECT[2..0]
PULSE_H
M_POS[7..0]
EN_72K
INPUT
VCC
inst5
Cpt_Mesure_TH
up counter
sclr
inst7
clock
cnt_en
q[15..0]
Periode_H
DFF
data[15..0]
clock
q[15..0]
enable
inst8
inst12
Div_prog_16b
down counter
sload
data[15..0]
clock
q[15..0]
cout
inst9
7.1.1 Anti_rebonds
Fonctions déjà décrites (§5.1)
7.1.2 Pulse_Hall
DFF
XOR
H1
INPUT
VCC
D PRN Q
inst1
NOT
AND2
OUTPUT
PULSE_0
CLRN
inst
inst8
inst7
H2
INPUT
VCC
DFF
D PRN Q
XOR
inst4
OR3
inst2
OUTPUT
PULSE_H
CLRN
inst3
DFF
XOR
H3
CLK
INPUT
VCC
INPUT
VCC
D PRN Q
inst6
CLRN
inst5
Cette fonction détecte les changements d'états de H1, H2 et H3 pour produire :
sur PULSE_0 : une impulsion de largeur 1/F CLK au de H1
sur PULSE_H : une impulsion de largeur 1/F CLK au ou de H1, H2 ou H3
Le signal PULSE_0 met à zéro de façon synchrone le compteur de secteurs et réalise donc la
synchronisation 360°" de l'alimentation du moteur.
Le signal PULSE_0 met à zéro de façon synchrone le compteur de position dans un secteur pour
l'initialiser à chaque détection de secteur.
IMPORTANT : on peut améliorer la fonction de synchronisation en codant les signaux H1, H2 et H3
et en affecter le compteur de secteurs à chaque transition. Le plus simple serait de remplacer le
compteur par une machine d'états qui produit 3 signaux similaires à H1, H2 et H3.
CREMMEL Marcel Page 15/25 TS électronique - 31/08/06

Application maquette d'étude EP10K20 – Générateur SVM triphasé pour moteur BLDC
7.1.3 Cpt_Sect_SVM
Il est incrémenté au début de chaque secteur grâce au signal PULSE_H.
7.1.4 Cpt_Magn_pos
Compteur 8 bits synchrone à raz synchrone.
La sortie COUT permet de bloquer le compteur quand il atteint 255.
Il est incrémenté à un rythme tel que son état évolue entre 0 et une valeur aussi proche que possible de
255 dans un secteur. Le rythme est calculé à la fin de chaque secteur par les fonctions
"Cpt_Mesure_TH", "Periode_H" et "Div_prog_16b".
7.1.5 Cpt_Mesure_TH
Ce compteur est incrémenté au rythme de 72kHz grâce au signal EN_72K.
Il est mis à 0 de façon synchrone avec PULSE_H, donc au début de chaque secteur. Son état juste avant
cette raz est donc proportionnel à la durée T SECT du dernier secteur :
Etat final Cpt_Mesure_TH = 72000.T SECT
Exemples : Vitesse de rotation magnétique T SECT Etat final Cpt_Mesure_TH
66,7 tours/mn 150mS 10800
3333 tours/mn 3mS 216
La vitesse de rotation magnétique doit être comprise entre 11 tr/mn et 7200 tr/mn pour éviter le
dépassement du compteur et obtenir un résultat supérieur à 100 (précision meilleure que 1%).
7.1.6 Periode_H
Sa fonction est simplement de mémoriser le résultat 72000.T SECT au moment adéquat.
7.1.7 Div_prog_16b
Il s'agit d'un décompteur synchrone 16 bits à prépositionnement synchrone. L'horloge est le signal
CLK_18M432 de fréquence 18,432MHz.
La sortie COUT passe à "1" quand le compteur est à 0. Sa fréquence est donc de :
FCLK_18M432
18432000 256
FCOUT
72000
TSECT
1
72000 TSECT
TSECT
Cette fréquence incrémente le compteur "Cpt_Magn_pos" qui est mis à zéro au début de chaque secteur,
donc avec une périodicité de T SECT .
Ainsi, quand le moteur tourne à vitesse constante, le compteur atteint tout juste la valeur 255 à la fin de
chaque secteur, quelle que soit cette vitesse : CQFD.
7.2 ROM_TA
Cette ROM de 256 octets contient la table TA vue au §2.5. Elle est mise à l'échelle :
T
A
π M_POS7..0
π
Table T A :
256 sin
TS
3 256 3
ROM
pour 0 M_POS[] 255
Extrait du fichier "Table_TA.mif" (adresse à gauche, donnée à droite) :
WIDTH = 8;
DEPTH = 256;
ADDRESS_RADIX = DEC;
DATA_RADIX = DEC;
CONTENT
BEGIN
0 : 222 ;
1 : 221 ;
2 : 221 ;
3 : 220 ;
…
252 : 4 ;
253 : 3 ;
254 : 2 ;
255 : 1 ;
END;
CREMMEL Marcel Page 16/25 TS électronique - 31/08/06

Application maquette d'étude EP10K20 – Générateur SVM triphasé pour moteur BLDC
7.3 ROM_TB
Cette ROM de 256 octets contient la table TB vue au §2.5. Elle est mise à l'échelle :
T
B M_POS7..0
π
Table T B :
256
sin
TS
256 3
ROM
pour 0 M_POS[] 255
Extrait du fichier "Table_TB.mif" (adresse à gauche, donnée à droite) :
WIDTH = 8;
DEPTH = 256;
ADDRESS_RADIX = DEC;
DATA_RADIX = DEC;
CONTENT
BEGIN
0 : 0 ;
1 : 1 ;
2 : 2 ;
3 : 3 ;
4 : 4 ;
…
250 : 218 ;
251 : 219 ;
252 : 220 ;
253 : 220 ;
254 : 221 ;
255 : 221 ;
END;
7.4 Calc_SVM
Cette fonction effectue les calculs décrits dans le tableau du §2.5 pour obtenir les 3 rapports cycliques
PWMa, PWMb et PWMc. Les calculs dépendent du secteur dans lequel se trouve l'axe magnétique du
moteur; cette information est fournie par SECT[2..0].
Dans le tableau du §2.5, les valeurs des rapports cycliques PWMa, PWMb et PWMc sont comprises
entre 0 et 1. Dans la solution proposée, les rapports cycliques correspondants PWM_R, PWM_Y et
PWM_B sont des entiers positifs codés sur 8 bits, donc de valeurs comprises entre 0 et 255.
subdesign CALC_SVM
(
SECT[2..0]:input;
TA[7..0]:input;
TB[7..0]:input;
PWM_R[7..0]:output;
PWM_Y[7..0]:output;
PWM_B[7..0]:output;
)
variable
T0_x2[7..0]:node;
T0[7..0] :node;
begin
T0_x2[]=255-TA[]-TB[]+1; -- +1 pour éviter les dépassements
T0[6..0]=T0_x2[7..1]; T0[7]=GND;
case SECT[] is
when 0 => PWM_R[]=T0[];
PWM_Y[]=T0[]+TA[];
PWM_B[]=255-T0[];
when 1 => PWM_R[]=T0[]+TB[];
PWM_Y[]=T0[];
PWM_B[]=255-T0[];
when 2 => PWM_R[]=255-T0[];
PWM_Y[]=T0[];
PWM_B[]=T0[]+TA[];
when 3 => PWM_R[]=255-T0[];
PWM_Y[]=T0[]+TB[];
PWM_B[]=T0[];
when 4 => PWM_R[]=T0[]+TA[];
CREMMEL Marcel Page 17/25 TS électronique - 31/08/06

Application maquette d'étude EP10K20 – Générateur SVM triphasé pour moteur BLDC
PWM_Y[]=255-T0[];
PWM_B[]=T0[];
when 5 => PWM_R[]=T0[];
PWM_Y[]=255-T0[];
PWM_B[]=T0[]+TB[];
end case;
end;
7.5 Modulation
La fonction "Modulation" multiplie les valeurs TA[] et TB[] (en BN) avec l'indice de modulation M[] et
réalise donc le réglage de niveau. On ne garde que l'octet de poids fort du résultat.
Multiply_8x8
TA[7..0]
INPUT
VCC
dataa[7..0]
datab[7..0]
inst
result[7..0]
Unsigned
multiplication
OUTPUT
TAM[7..0]
Multiply_8x8
TB[7..0]
M[7..0]
INPUT
VCC
INPUT
VCC
dataa[7..0]
datab[7..0]
inst3
result[7..0]
Unsigned
multiplication
OUTPUT
TBM[7..0]
7.6 Limit_3PWM
Cette fonction évite d'obtenir les rapports cycliques extrêmes de 0% et 100% et bloquer le hachage des
courants dans le moteur.
subdesign LIMIT_3PWM
(
IN1[7..0]:input;
IN2[7..0]:input;
IN3[7..0]:input;
LIM[5..0]:input;
CLK:input;
EN :input;
OUT1[7..0]:output;
OUT2[7..0]:output;
OUT3[7..0]:output;
)
variable
LIM8[7..0]:node;
OUT1[7..0]:dffe;
OUT2[7..0]:dffe;
OUT3[7..0]:dffe;
begin
LIM8[7..6]=GND; LIM8[5..0]=LIM[5..0];
OUT1[].clk=CLK; OUT1[].ena=EN;
OUT2[].clk=CLK; OUT2[].ena=EN;
OUT3[].clk=CLK; OUT3[].ena=EN;
if IN1[]>255-LIM8[] then OUT1[]=255-LIM8[];
else if IN1[]>=LIM8[] then OUT1[]=IN1[];
else OUT1[]=LIM8[];
end if;
end if;
if IN2[]>255-LIM8[] then OUT2[]=255-LIM8[];
else if IN2[]>=LIM8[] then OUT2[]=IN2[];
else OUT2[]=LIM8[];
end if;
end if;
if IN3[]>255-LIM8[] then OUT3[]=255-LIM8[];
else if IN3[]>=LIM8[] then OUT3[]=IN3[];
CREMMEL Marcel Page 18/25 TS électronique - 31/08/06

end if;
end;
Application maquette d'étude EP10K20 – Générateur SVM triphasé pour moteur BLDC
end if;
else OUT3[]=LIM8[];
La fonction opère une sorte d'écrêtage sur les 3 entrées :
Si l'entrée est inférieure à LIM[] alors la sortie vaut LIM[]
Si l'entrée est supérieure à 255-LIM[] alors la sortie vaut 255-LIM[]
Dans les autres cas : sortie = entrée
Les sorties sont synchronisées sur l'horloge CLK_18M432 pour éviter l'apparition d'états parasites.
8. Generateur_PWM
UD_Counter
CLK_PWM
CLK_EN
PTMR[7..0]
OUTPUT
PTMR[7..0]
inst
Comp_PWM
unsigned compare
Dead_Time
OUTPUT
TEST
PDC1[7..0]
INPUT
VCC
dataa[7..0]
datab[7..0]
inst8
agb
COMP1
CLK_PWM
CLK_EN
DELAY[5..0]
PWM1D
PWM1U
OUTPUT
OUTPUT
PWM1D
PWM1U
Comp_PWM
unsigned compare
inst4
Dead_Time
PDC2[7..0]
INPUT
VCC
dataa[7..0]
datab[7..0]
inst11
agb
COMP1
CLK_PWM
CLK_EN
DELAY[5..0]
PWM1D
PWM1U
OUTPUT
OUTPUT
PWM2D
PWM2U
PDC3[7..0]
DELAY[5..0]
CLK_18M432
CLK_EN
INPUT
VCC
INPUT
VCC
INPUT
VCC
INPUT
VCC
Comp_PWM
unsigned compare
dataa[7..0]
datab[7..0]
inst12
agb
Cette fonction produit les 6 signaux PWM destinés à commander les 6 transistors des 3 bras de
commutateurs de l'interface de puissance. Les rapports cycliques de ces signaux sont déterminés par les
niveaux des signaux numériques PCD1[] à PCD3[].
Le cœur de la structure est le compteur-décompteur "UD_Counter" qui détermine la période des signaux
PWM et la résolution de réglage des rapports cycliques. Elle produit le signal numérique PTMR[] de
forme triangulaire.
Ce signal est comparé aux 3 entrées PCD1[] à PCD3[] par 3 fonctions "Comp_PWM". Les sorties
respectives passent à "1" quand le signal PTMR[] est supérieur à PCDx[].
Ces sorties pourraient piloter directement les commutateurs des 3 bras s'ils étaient parfaits.
Malheureusement les transistors qui les constituent ne commutent pas instantanément et il faut insérer
des temps morts à chaque transition pendant lesquelles les 2 commutateurs du pont sont simultanément
ouverts. On améliore ainsi considérablement le rendement du bras.
inst2
Dead_Time
inst3
COMP1
CLK_PWM
CLK_EN
DELAY[5..0]
PWM1D
PWM1U
OUTPUT
OUTPUT
PWM3D
PWM3U
CREMMEL Marcel Page 19/25 TS électronique - 31/08/06

Application maquette d'étude EP10K20 – Générateur SVM triphasé pour moteur BLDC
8.1 UD_Counter
NOT
CLK_PWM
CLK_EN
INPUT
VCC
INPUT
VCC
inst
Up_Down_Cpt
updow n
clock
clk_en
up/down
q[7..0]
inst1
Comp_Up
compare
OUTPUT
PTMR[7..0]
dataa[7..0]
datab[]=254
inst12
aeb
SRFF
PRN
S
Q
Comp_Down
compare
R
CLRN
inst14
dataa[7..0]
datab[]=1
aeb
On utilise un compteur-décompteur synchrone dont le mode de fonctionnement est déterminé par l'état
de la bascule RS synchrone :
état "0" : Up_Down_Cpt compte. La bascule est mise à "1" de façon synchrone quand l'état du
compteur est 254. Celui-ci passe alors à 255 avant de décompter.
état "1" : Up_Down_Cpt décompte. La bascule est mise à "0" de façon synchrone quand l'état du
compteur est 1. Celui-ci passe alors à 0 avant de compter.
Conclusion : évolution du compteur : 253-254-255-254-253-252- … 3-2-1-0-1-2-3-…254-255-254-…
Note : le signal CLK_EN ne passe à "1" qu'une période sur 4 de CLK_PWM à cause de la fonction
"Div_4" (voir page §4). La fréquence de comptage-décomptage de Up_Down_Cpt est donc de
18,432MHz/4 = 4,608MHz.
La fréquence du signal numérique PTMP[] est donc de 4,608MHz/(254*2)=9071Hz. Les signaux PWM
ont la même fréquence : valeur satisfaisante.
8.2 Comparaisons : relevés expérimentaux
inst13
PDC1[] proche de 128
Sortie du 1° comparateur
PTMP[] converti par le CNA de la
carte d'étude
CREMMEL Marcel Page 20/25 TS électronique - 31/08/06

Application maquette d'étude EP10K20 – Générateur SVM triphasé pour moteur BLDC
PDC1[] proche de 255
Sortie du 1° comparateur
PTMP[] converti par le CNA de la
carte d'étude
PDC1[] proche de 0
Sortie du 1° comparateur
PTMP[] converti par le CNA de la
carte d'étude
8.3 Dead_Time
Schéma original
NOT
inst6
AND2
DFFE
PRN
D Q
OUTPUT
PWM1D
COMP1
CLK_PWM
CLK_EN
DELAY[5..0]
INPUT
VCC
INPUT
VCC
INPUT
VCC
INPUT
VCC
DFFE
PRN
D Q
ENA
CLRN
inst11
XOR
inst1
Dead_Time_Cpt
sload
data[5..0]
down counter
inst7
AND2
inst3
ENA
CLRN
inst9
DFFE
PRN
D Q
ENA
CLRN
inst10
OUTPUT
PWM1U
clock
clk_en
cnt_en
q[5..0]
cout
inst2
NOT
inst5
CREMMEL Marcel Page 21/25 TS électronique - 31/08/06

Application maquette d'étude EP10K20 – Générateur SVM triphasé pour moteur BLDC
Schéma de test
OUTPUT
SLOAD
OUTPUT
COMP1R
OUTPUT
D1
NOT
inst6
AND2
DFFE
PRN
D Q
OUTPUT
PWM1D
COMP1
CLK_PWM
CLK_EN
DELAY[5..0]
INPUT
VCC
INPUT
VCC
INPUT
VCC
INPUT
VCC
DFFE
PRN
D Q
ENA
CLRN
inst11
XOR
inst1
Dead_Time_Cpt
sload
data[5..0]
down counter
inst7
AND2
inst3
ENA
CLRN
inst9
DFFE
PRN
D Q
ENA
CLRN
inst10
OUTPUT
OUTPUT
PWM1U
D2
clock
clk_en
cnt_en
q[5..0]
cout
OUTPUT
OUTPUT
Q[5..0]
COUT
inst2
NOT
inst5
Résultats de simulation :
Pour simplifier, on a utilisé une horloge CLK_PWM de 4MHz avec CLK_EN constamment à "1".
Le décompteur "Dead_Time_Cpt" est monté en monostable à déclenchement synchrone. Le
déclenchement est provoqué à chaque transition du signal COMP1 par le signal SLOAD produit par la
1° bascule D et la porte XOR associée.
Le décompteur est prépositionné à la valeur DELAY[] au déclenchement du monostable. La sortie
COUT passe alors à "0" jusqu'à ce que le compteur atteigne l'état 0 : la durée à l'état bas de COUT est
de DELAY[]xPériode_CLKPWM.
Le signal COUT est combiné avec COMP1R pour produire les signaux D1 et D2 conformes au résultat
attendu : temps mort entre les transitions (qd D1 et D2 sont à "0").
Les signaux D1 et D2 sont synchronisés avec l'horloge pour supprimer les "glitchs".
Le temps mort dure DELAY[] périodes d'horloge.
Note : le retard entre COMP1 et les signaux PWM est sans effet car tous les 6 signaux PWM sont
retardés de façon identique.
Attention : la structure ne fonctionne plus si la durée du signal COMP1 est plus courte que le temps
mort désiré.
CREMMEL Marcel Page 22/25 TS électronique - 31/08/06

Application maquette d'étude EP10K20 – Générateur SVM triphasé pour moteur BLDC
Relevés expérimentaux (DELAY[]=2) :
COMP1
PWM1D
PWM1U
On mesure un temps mort de 435nS, conforme avec la valeur DELAY[] : 2/4,608MHz
Le retard de PWM1D est dû aux bascules D de synchronisation.
COMP1
PWM1D
PWM1U
Résultats conformes.
CREMMEL Marcel Page 23/25 TS électronique - 31/08/06

Application maquette d'étude EP10K20 – Générateur SVM triphasé pour moteur BLDC
Une période complète (dans les mêmes conditions) :
PWM1D
PWM1U
PTMR[] converti par le CNA de la
carte d'étude
9. Résultat final (avant interface de puissance)
Les 3 sorties PWM1D à PWM3D de l'EPLD sont appliquées à 3 filtres passe-bas du 1° ordre (R=10K,
C=100nF) de fréquence de coupure Fc=159Hz. On observe ainsi les valeurs moyennes de ces 3 signaux.
Conditions :
LIMIT[]=4
DELAY[]=2
Synchro externe sur de la sortie
H1
Bleu = PWM3
Rouge = PWM2
Noir = PWM1
La fréquence des 3 phases est
suffisamment basse (1,092Hz) pour
passer le filtre passe-bas sans
atténuation.
Le résultat est conforme !
CREMMEL Marcel Page 24/25 TS électronique - 31/08/06

Application maquette d'étude EP10K20 – Générateur SVM triphasé pour moteur BLDC
Relevés des tensions différentielles:
PWM1-PWM2
PMW3-PWM2
PWM1-PWM3
Sensibilité : 1 V/div
CREMMEL Marcel Page 25/25 TS électronique - 31/08/06