Approche Syst`eme de la Conception - Free

More documents

Recommendations

Info

II. Introduction à UMLIntroduction à UMLUML est un langage standard conçu pour permettre auxconcepteurs d’élaborer les plans des logiciels qu’ils doiventdévelopper.On se sert du langage UML pour:✦ Visualiser✦ Spécifier✦ Construire=> Schématiser le travail à réaliser,=> Exprimer formellement les contraintes,=> Commencer à développer une solution,✦ Documenter => Expliquer les choix réalisés (voir les problèmes),✦ Communiquer (travailler en équipe),Bertrand LE GAL - ENSEIRB / Laboratoire IXL14Introduction au langage UML
II. Introduction à UMLUML est un langage Ce langage possède un vocabulaire et des règles qui permettent decombiner les mots afin de communiquer. La modélisation permet de comprendre le système à concevoir demanière formelle,✦ Tous les modèles sont liés les uns avec les autres afin de représenter lesystème et les interactions entre les blocs élémentaires. Le vocabulaire et les règles d’écriture régissent la manière de construireet de lire les modèles correctement mis en forme.✦ Aucune décision d’implémentation n’est prise lors de la phase de spécification etd’analyse du cahier des charges.Bertrand LE GAL - ENSEIRB / Laboratoire IXL15Introduction au langage UML
Page 1 and 2: Approche Système de la ConceptionE
Page 3 and 4: PrésentationSommaire1 Présentatio
Page 5 and 6: PrésentationDes idées ?ENSEA (ETI
Page 7 and 8: PrésentationSystèmes Sur Puce (So
Page 13 and 14: UMLUML• Un cadre de travailENSEA
Page 15 and 16: BertrandLE GALMaître de conférenc
Page 17 and 18: I. Retour sur le flot de conception
Page 27: 2“ Introduction àUML ”
Page 31 and 32: II. Introduction à UMLUML, un lang
Page 33 and 34: II. Introduction à UMLUML, un lang
Page 35 and 36: II. Introduction à UMLLes briques
Page 37 and 38: II. Introduction à UMLLes élémen
Page 39 and 40: II. Introduction à UMLLes élémen
Page 41 and 42: II. Introduction à UMLLes relation
Page 43 and 44: Exemple de décomposition hiérarch
Page 45 and 46: II. Introduction à UMLLes diagramm
Page 47 and 48: II. Introduction à UMLLes diagramm
Page 49 and 50: Les diagrammes comportementauxLes d
Page 51 and 52: III. Diagramme de cas d’utilisati
Page 53 and 54: Cas d’utilisation, les acteurs“
Page 55 and 56: Cas d’utilisation, les actionsnom
Page 67 and 68: IV. Diagrammes de classesLes diagra
Page 69 and 70: IV. Diagrammes de classesExemple de
Page 71 and 72: IV. Diagrammes de classesLes relati
Page 79 and 80:
IV. Diagrammes de classesConclusion
Page 81 and 82:
IV. Diagrammes de classesModélisat
Page 83 and 84:
Diagramme de classes - Exemple (1)g
Page 85 and 86:
Correction de l’exemple (1)Univer
Page 87 and 88:
Correction de l’exemple (3)Univer
Page 89 and 90:
Exemple de travail itératif sur le
Page 91 and 92:
Exemple de travail itératif sur le
Page 93 and 94:
V. Implémentation des diagrammes d
Page 95 and 96:
Page 97 and 98:
Page 99 and 100:
Page 101 and 102:
Page 103 and 104:
Page 105 and 106:
VI. Les diagrammes de séquence et
Page 107 and 108:
Diagramme de séquence - Ex. de l
Page 109 and 110:
Page 111 and 112:
Page 113 and 114:
Exemple de diagramme de collaborati
Page 115 and 116:
Page 117 and 118:
VII. Diagrammes d’états-transiti
Page 119 and 120:
Diagramme d’états d’un livreEt
Page 121 and 122:
8“ Et la conceptiondans tout cela
Page 123 and 124:
9“ Diagrammes dedéploiement ”
Page 125 and 126:
IX. Diagrammes de déploiementLe di
Page 127 and 128:
X. ConclusionConclusions sur UML La
Page 129 and 130:
Composant MatérielSommaire1 Prése
Page 131 and 132:
Composant MatérielNotion d’IP :
Page 133 and 134:
Page 135 and 136:
Page 137 and 138:
Page 139 and 140:
Page 141 and 142:
VHDL4 VHDLDifférents types de desc
Page 143 and 144:
VHDLOutils• Free Model Foundation
Page 145 and 146:
VHDLFlot de conception VHDLENSEA (E
Page 147 and 148:
VHDLVHDL - BaseBlocs de base1 Les b
Page 149 and 150:
VHDLVHDL - BaseENSEA (ETIS / ENSEA)
Page 151 and 152:
VHDLVHDL - Bibliothèquelibrary iee
Page 153 and 154:
VHDLVHDL - Entitégeneric(parametre
Page 155 and 156:
VHDLVHDL - Entitéentity MON-ET isg
Page 157 and 158:
VHDLVHDL - L’architectureS = A et
Page 159 and 160:
VHDLDifférents types de descriptio
Page 161 and 162:
Page 163 and 164:
Page 165 and 166:
Page 167 and 168:
Page 169 and 170:
Page 171 and 172:
Page 173 and 174:
Page 175 and 176:
Page 177 and 178:
Page 179 and 180:
Page 181 and 182:
VHDLLes types en VHDL1 Présentatio
Page 183 and 184:
VHDLLes types en VHDLLes différent
Page 185 and 186:
VHDLSignaux et Variables en VHDL1 P
Page 187 and 188:
VHDLSignaux et Variables en VHDLLes
Page 189 and 190:
Page 191 and 192:
Page 193 and 194:
Page 195 and 196:
VHDLLes tableaux1 Présentation2 UM
Page 197 and 198:
VHDLLes tableauxLes Tableaux• Typ
Page 199 and 200:
VHDLGénériqueGeneric• Les param
Page 201 and 202:
VHDLGénériqueGeneric• Une valeu
Page 203 and 204:
VHDLGénériqueGenerateentity shift
Page 205 and 206:
VHDLLes Machines à Etats en VHDLLe
Page 207 and 208:
VHDLLes Machines à Etats en VHDLMa
Page 209 and 210:
Page 211 and 212:
Page 213 and 214:
Page 215 and 216:
VHDLClause WaitLa clause Wait• wa
Page 217 and 218:
VHDLClause WaitLa clause Wait• Wa
Page 219 and 220:
VHDLTest BenchAssert• ASSERT cond
Page 221 and 222:
VHDLSimulationInitialisation1 Assig
Page 223 and 224:
VHDLPaquetage, Procédure et Foncti
Page 225 and 226:
VHDLPaquetage, Procédure et Foncti
Page 227 and 228:
FPGAF.P.G.A et SRAM• Utilisation
Page 229 and 230:
FPGAStructure d’un F.P.G.ACellCel
Page 231 and 232:
FPGAStructure d’un F.P.G.AE/S E/S
Page 233 and 234:
FPGAQu’y a t’il dans un F.P.G.A
Page 235 and 236:
Page 237 and 238:
Page 239 and 240:
FPGAStructure de l’interconnexion
Page 241 and 242:
FPGAExemple de F.P.G.A : Le Stratix
Page 243 and 244:
Page 245 and 246:
Page 247 and 248:
Page 249 and 250:
Page 251 and 252:
Page 253 and 254:
Page 255 and 256:
Page 257 and 258:
Page 259 and 260:
Page 261 and 262:
FPGAFPGAENSEA (ETIS / ENSEA) Approc
Page 263 and 264:
Virtex-II ArchitectureFirst family
Page 265 and 266:
Slice ResourcesLUTFRAM16SRL16LUTGCY
Page 267 and 268:
Distributed RAM• LUTs used as mem
Page 269 and 270:
Enabling high-performance DSPVirtex
Page 271 and 272:
Virtex-II Pro FPGAsRefer to device
Page 273 and 274:
Virtex-4 FamilyAdvanced Silicon Mod
Page 275 and 276:
Virtex-4 ArchitectureRocketIOMulti-
Page 277 and 278:
BCOUTDSP48 BlockIncludes a high per
Page 279 and 280:
DSP48 BlockUseful For More Than DSP
Page 281 and 282:
Multiple Platforms• Easy to creat
Page 283 and 284:
Advanced Logic Structure• True 6-
Page 285 and 286:
BCOUTACOUTDSP48E BlockIncludes a hi
Page 287 and 288:
Modified SlicesSLICEM and SLICEL•
Page 289 and 290:
Spartan-3ASpartan-3A DSP is a super
Page 291 and 292:
DSP48A BlockIncorporates primary fe
Page 293 and 294:
Addressing the Broad Range of Techn
Page 295 and 296:
RegRegRegRegReason 1: FPGAs handle
Page 297 and 298:
Reason 3: Customize Architectures t
Page 299 and 300:
RegRegRegRegRegRegRegRegRegThe Xtre
Page 301 and 302:
SoftCoreSommaire1 Présentation2 UM
Page 303 and 304:
Xilinx Embedded Processor Innovatio
Page 305 and 306:
Embedded Design in an FPGAEmbedded
Page 307 and 308:
IP PeripheralsAll are included FREE
Page 309 and 310:
MicroBlaze Processor Basic Architec
Page 311 and 312:
MicroBlaze Processor PerformanceAll
Page 313 and 314:
Buses 101Bus masters have the abili
Page 315 and 316:
Local Memory Bus (LMB)The Local Mem
Page 317 and 318:
Bus SummaryCoreConnect BusesOther B
Page 319 and 320:
Fast Simplex Links (FSL)Unidirectio
Page 321 and 322:
Starting a Processor DesignMany ven
Page 323 and 324:
Selecting a BoardXilinx and its dis
Page 325 and 326:
Configuring the ProcessorProcessor
Page 327 and 328:
A Good Start on a Processor DesignB
Page 329 and 330:
AXI is Part of AMBAAdvanced Microco
Page 331 and 332:
Pre-Production AXIISE Design Suite
Page 333 and 334:
Why use AXI?Higher performance- AXI
Page 335:
Design ConversionRe-building the Em
show all

Approche Syst`eme de la Conception - Free

Create successful ePaper yourself

Delete template?

Save as template?