Tellers Voorstelling van een synchroon sequentieel ... - Docweb

More documents

Recommendations

Info

Clk QA QB QC QD Schakeling van de synchrone decade teller 1 0 1 0 1 0 Timing van de synchrone decade teller Omkeerbare synchrone tellers Omkeerbare synchrone tellers, reversible tellers of up/down counters werken praktisch altijd volgens het principe met gepoorte JK-ingangen. De tellers werken op comando van een modesignaal (M) in de optel-of aftelmode. In de omkeerbare tellers bestaan zowel binaire tellers als modulo telles (decade tellers). De 74191 De 74191 is een synchrone 4-bits-binaire op-/afteller die uitgevoerd is volgens het principe met gepoorte J- en K ingangen. De schakeling is uitgevoerd met JK flipflops. Naast de op- en aftelbewerking kan de 74191 geprogrammeerd of voorgeladen worden, kan de telling geschorst of geblokkeerd worden en bezit hij uiteraard de nodige uitgangen voor cascadeschakeling. Hieronder bespreken we afzonderlijk de verschillende mogelijkheden. In figuur 13.1 vind je het globale schema van de 74191 getekend volgens de IEC normen. De op- en aftelbewerking: De op- en aftelbewerking wordt geregeld met de UP-/DOWN ingang. Met U/D = 0 wordt de optelmode en met U/D = 1 wordt de aftelmode ingeschakeld. In beide gevallen moet echter de Enable-ingang (E) = 0 zijn, en de Load-ingang (L) = 1 zijn. Dat de L-ingang 1 moet zijn volgt eenvoudig uit het schema als we zien dat de L-ingang aan alle Nand poorten van de prioriteitsingangen verbonden is. De logische 0 van L zet immers alle nand poorten dicht zodat op die ingangen geen invloed kan uitgevoerd worden. De op- en aftelsturing volgen we verder aan de hand van figuur 14.1 en figuur 14.2. Tellers Clk S 1J C1 1K R QA QB & S & S & 1J 1J C1 C1 1K 1K R R Figuur 12.1 100 200 - 12 - QC QD S 1J C1 1K R DIGITALE TECHNIEKEN
Clk QA QB QC QD MAX/MIN RC U/D /M M DA DB DC DD LOAD ENABLE Tellers ENABLE U/D 1 0 DB DC DD DA 1 0 1 0 1 0 1 0 LOAD 1 0 Clk 1 0 '191 Presettable 4-Bit Binary Up/Down Counter 1 1 1 >1 M >1 /M 1 - 13 - & 1 & & & & & & & & & & & >1 >1 >1 & & & & & & Figuur 13.1 >1 S 1J C1 1K R S 1J C1 1K R S 1J C1 1K R S 1J C1 1K R & RC MAX/MIN 200 400 600 800 1000 optellen optellen aftellen disable par. load QA QB QC QD aftellen DIGITALE TECHNIEKEN
Page 1 and 2: Tellers Voorstelling van een synchr
Page 3 and 4: Clk QA QB QC QD Synchrone 16-optell
Page 5 and 6: Clk QA QB QC QD Voor FF-C Voor FF-D
Page 7 and 8: M QA QB QC Clk Het timingdiagram va
Page 9 and 10: 1 0 1 0 Clk 1 0 oefening 9.1 Zoek d
Page 11: We zien dat na toestand A toestand
Page 15 and 16: clk QA QB QC QD ENABLE U/D LOAD A B
Page 17 and 18: Voor alle andere standen van de stu
Page 19 and 20: Synchrone tellers met instelbare mo
Page 21 and 22: CLK QO Q1 Q2 Asynchrone tellers. Bi
Page 23 and 24: De afhankelijkheidsnotatie volgens
Page 25 and 26: 14 5 4 11 15 1 10 9 Tellers 74...19
Page 27 and 28: Tellers - 27 - DIGITALE TECHNIEKEN
Page 29 and 30: Ingang Clk Impulssynchronisatie Ond
Page 31 and 32: Tellers Oplossing oefening 7.3 DA =
Page 33 and 34: Clk QA QB QC QD Clk QA QB QC QD 1 0
Page 35: TELLERS Inhoud Voorstelling van een

Tellers Voorstelling van een synchroon sequentieel ... - Docweb

Create successful ePaper yourself

Delete template?

Save as template?