Tellers Voorstelling van een synchroon sequentieel ... - Docweb

More documents

Recommendations

Info

Praktisch voorbeeld: de IC 7490 De 7490 is een asynchrone decade- opteller. Hij bestaat uit een deler door 2 en een deler door 5. Hij beschikt over een reset, waarbij alle uitgangen naar 0 gaan. Hij beschikt over een preset ingang naar negen, (R6/S7) waarbij de uitgangen met een 6 naar 0 gaan en de uitgangen met een 7 naar 1 gaan. (zie figuur 22.1) 2 3 6 7 14 Oefening 22.1 Andere voorbeelden van asynchrone telers zijn: '93 4-bit asyncronous binary ripple counter '4020 14-bit asyncronous binary ripple counter '4040 12-bit asyncronous binary ripple counter '4060 14-bit asyncronous binary ripple counter with oscillator Bouw bij middel van een 7490 een deler door 10, en in welke code werkt hij. Oefening 22.2 Bouw bij middel van een 7490 een decadeteller in de 5-4-2-1 code. Maak gebruik van onderstaand IEC symbool in figuur 22.2. Geef tevens een waarheidstabel van de teller in de 5-4-2-1 code. Oefening 22.3 Bouw bij middel van een 7492 een 12-teller in de 6-4-2-1 code. Maak gebruik van Bovenstaand IEC symbool in figuur 22.3. Geef tevens een waarheidstabel van de teller in de 6-4-2-1 code. Welke mogelijke telers kan men realiseren met de 7492. Geef dan van al die tellers de waarheidstabel. Tellers + 74…90 & & DIV 2 R CTR R6/S7 1 + DIV 5 6 8 6 9 7 11 7 Figuur 22.1 12 2 3 6 7 14 + 74…90 & & DIV 2 R CTR R6/S7 7 1 + DIV 5 6 8 6 9 7 Figuur 22.2 12 11 - 22 - 6 7 74…92 & R CTR 14 + DIV 2 12 1 + DIV 3 0 1Z4 4+DIV 2 Figuur 22.3 11 9 8 DIGITALE TECHNIEKEN
De afhankelijkheidsnotatie volgens IEC A ADRES-afhankelijkheid C COMMANDO-afhankelijkheid EN ENABLE-afhankelijkheid G EN-afhankelijkheid M MODE-afhankelijkheid N NEGATIE-afhankelijkheid R RESET-afhankelijkheid S SET-afhankelijkheid V OF-afhankelijkheid Z interne verbinding Tellers - 23 - DIGITALE TECHNIEKEN
Page 1 and 2: Tellers Voorstelling van een synchr
Page 3 and 4: Clk QA QB QC QD Synchrone 16-optell
Page 5 and 6: Clk QA QB QC QD Voor FF-C Voor FF-D
Page 7 and 8: M QA QB QC Clk Het timingdiagram va
Page 9 and 10: 1 0 1 0 Clk 1 0 oefening 9.1 Zoek d
Page 11 and 12: We zien dat na toestand A toestand
Page 13 and 14: Clk QA QB QC QD MAX/MIN RC U/D /M M
Page 15 and 16: clk QA QB QC QD ENABLE U/D LOAD A B
Page 17 and 18: Voor alle andere standen van de stu
Page 19 and 20: Synchrone tellers met instelbare mo
Page 21: CLK QO Q1 Q2 Asynchrone tellers. Bi
Page 25 and 26: 14 5 4 11 15 1 10 9 Tellers 74...19
Page 27 and 28: Tellers - 27 - DIGITALE TECHNIEKEN
Page 29 and 30: Ingang Clk Impulssynchronisatie Ond
Page 31 and 32: Tellers Oplossing oefening 7.3 DA =
Page 33 and 34: Clk QA QB QC QD Clk QA QB QC QD 1 0
Page 35: TELLERS Inhoud Voorstelling van een

Tellers Voorstelling van een synchroon sequentieel ... - Docweb

Create successful ePaper yourself

Delete template?

Save as template?