Programmeerbare logica vvkso - Docweb

More documents

Recommendations

Info

SOP : O = (I 0 EN I 1 ) OF (I 0 EN I 2 ) OF (I 0 EN I 1 EN I 2) - Enkele voorbeelden van extra voorzieningen In deze macrocel kan een productterm onmiddellijk de uitgang controleren. De productterm wordt gebruikt om een 3-state buffer te sturen, die op zijn beurt de sommatieterm doorschakelt naar de betreffende uitgangspin. De uitgang is eveneens teruggekoppeld naar de EN-matrix. De I/O pin wordt dus gestuurd wanneer de 3-state poort geselecteerd is. De I/O pin is zelf een ingang van de EN-matrix wanneer de 3-state poort in de hoog-impedantie-toestand verkeert. Deze eigenschap kan gebruikt worden om I/O functies op beschikbare I/O-pinnen te zetten of om bidirectionele uitgangspinnen te realiseren. Dit noemt men een cel met programmeerbare I/O. In bovenstaande figuur vormen de uitgangen van de OF-poorten van het IC, de ingangen van NORpoorten, die als tweede ingang een programeerbare logische 0 of logische 1 hebben. Op deze manier kan men de polariteit van de uitgangen controleren. 6
2.2 Sequentieel Wanneer aan de uitgang van elke PLD-cel met PAL-architectuur een intern geheugenelement (flipflop of register met klok-ingang) is verbonden wordt het mogelijk om tijdgebonden, sequentiële toepassingen te ontwikkelen. In bovenstaande figuur is – als voorbeeld – de macrocel van een CPLD-component van het productterm-type voorgesteld. De cel behoort tot een EEPLD uit de familie ‘MAX 7000S’ van de fabrikant ‘Altera’. Deze CPLD-familie bevat, naargelang het type, 32 tot 256 van dergelijke macrocellen, het equivalent van 600 tot 20000 poorten. Elke macrocel bevat vijf programmeerbare EN-poorten (producttermen) per OF-poort. De OF-poort heeft een, via de ingangsarray programmeerbare polariteit (NOR-poort). De combinatorische uitgang wordt gevolgd door een programmeerbare flip-flop. Deze flip-flop kan echter, door een programmeerbare ‘bypass’ overbrugd worden. De betreffende cel is dan enkel voor combinatorische toepassingen geschikt. De celuitgang (combinatorisch of sequentieel) is via een ‘I/O-control block’ met programmeerbare TRI-state buffer teruggekoppeld naar de ingangsarray, zoals in het voorbeeld van pagina 6 (programmeerbare I/O). Elke macrocel kan een aantal extra producttermen (indien vijf niet volstaan) ‘lenen’ van andere macrocellen in de chip: - via ‘parallel logic expanders’ van cellen uit hetzelfde LAB (‘Logic Array Block’); - via ‘shared logic expanders’ van cellen uit andere LAB’s, langs de PIA (‘Programmable Interconnect Array’). Voorbeeld De flip-flop bevat clock-, enable-, preset- en clear-functies en kan geprogrammeerd worden als D-flip-flop, T-flip-flop, JK-flip-flop of SR-latch. De clock- en clear-ingangen kunnen zowel synchroon (Global Clock en Global Clear) als asynchroon, via de producttermen geprogrammeerd worden. De macrocellen van deze EPLD’s worden – zoals in onderstaande figuur - gecombineerd in groepen van zestien, in de reeds vermelde ‘Logic Array Blocks’ of LAB’s. De eveneens reeds 7
Page 1 and 2: PROGRAMMEERBARE LOGICA 1 ASIC’s,
Page 3 and 4: ook gebeuren door het verbreken van
Page 5: Oefening - PAL-architectuur Bij nad
Page 9 and 10: schema van twee PLD-macrocellen van
Page 11 and 12: - Invoer van de ontwerpbeschrijving

Programmeerbare logica vvkso - Docweb

You also want an ePaper? Increase the reach of your titles

Delete template?

Save as template?