j_ug1046-ultrafast-design-methodology-guide

第 2 章 : システム レベルの 考 慮 事 項
PS と PL の 電 源 は 独 立 し ていますが、PL に 電 源 を 供 給 し ている と きには PS に も 電 源 が 供 給 さ れてい る 必 要 があ り ま
す。 PL を 必 要 と しないアプ リ ケーシ ョ ンでは、 PL の 電 源 をオフにでき ます。 表 2-1 に PS および PL の 電 源 ピ ン を 示
し ます。 電 圧 シーケ ン ス と 電 気 的 仕 様 は、 『Zynq-7000 All Programmable SoC (Z-7010、 Z-7015、 Z-7020) : DC 特 性 お よ
び AC ス イ ッ チ 特 性 』 (DS187) [ 参 照 28] を 参 照 して く ださい。
表 2‐1 : 電 源 ピ ン
タイプ ピン 名 公 称 電 圧 説 明
PS 電 源 V CCPINT 1.0V 内 部 ロ ジ ッ ク
V CCPAUX 1.8V I/O バッファー プリドライバー
V CCO_DDR 1.2V ~ 1.8V DDR メモリ インターフェイス
V CCO_MIO0 1.8V ~ 3.3V MIO バンク 0、 ピン 0:15
V CCO_MIO1 1.8V ~ 3.3V MIO バンク 1、 ピン 16:53
V CCPLL 1.8V 3 つの PLL クロック、 アナログ
PL 電 源 V CCINT 1.0V 内 部 コ ア ロジック
V CCAUX 1.8V I/O バッファー プリドライバー
V CCO_# 1.8V ~ 3.3V I/O バッファー ドライバー (バンクご と)
V CC_BATT 1.5V PL 復 号 キーの メ モ リ バックアップ
V CCBRAM 1.0V PL ブロック RAM
V CCAUX_IO_G# 1.8V ~ 2.0V PL 補 助 I/O 回 路
XADC VCCADC 1.8V アナ ロ グ 電 源 およびグ ラ ン ド
グランド GND グランド デジタルおよびアナログ グランド
PS 電 源 ド メ イ ン
Zynq-7000 AP SoC の PS 電 源 ド メ イ ンについては、 『Zynq-7000 All Programmable SoC PCB デザイ ン ガイド』 (UG933)
[ 参 照 14] の 第 5 章 「プロセッシング システム (PS) の 電 源 および 信 号 」 を 参 照 し て く だ さ い。
PL 電 源 ド メ イ ン
Zynq-7000 AP SoC の 異 な る PL リ ソ ースに 電 源 を 供 給 する には、 複 数 の 電 源 が 必 要 です。 異 な る リ ソースは 異 な る 電
圧 レベル 動 作 する ので、 ノ イ ズや 寄 生 効 果 に 対 し て 高 い 耐 性 を 保 ちなが ら、 パフ ォーマン スおよび 信 号 強 度 を 向 上 で
きます。
17 ページの 表 2-2 に、 Zynq-7000 AP SoC で 使 用 可 能 な PL リソースで 使 用 さ れる 一 般 的 な 電 源 を 示 し ます。 詳 細 は
Zynq-7000 AP SoC フ ァ ミ リ によ って 異 な る 場 合 があ るので、 こ の 表 はガイ ド ラ イ ン と し てのみ 示 し ています。
UltraFast エンベデッ ド デザイ ン 設 計 手 法 ガ イ ド japan.xilinx.com 16
UG1046 (v2.1) 2015 年 4 月 22 日