CMOS BUFFER TASARIMINDA OPTÄ°MÄ°ZASYON Dilek MANZAK ...

More documents

Recommendations

Info

iİÇİNDEKİLERSayfaİÇİNDEKİLER ....................................................................................................... iÖZET ...........................................................................................................................iiABSTRACT................................................................................................................iiiTEŞEKKÜR................................................................................................................ ivSimgeler ve Kısaltmalar Dizini.................................................................................... vŞekiller Dizini ............................................................................................................. viÇizelgeler Dizini .......................................................................................................viii1. GİRİŞ ....................................................................................................................... 12. KAYNAK ÖZETLERİ.......................................................................................... 53. GENEL TANIMLAR.......................................................................................... 103.1. CMOS Evirici...................................................................................................... 103.2 Gürültü ................................................................................................................. 143.3 Güç Tüketimi ....................................................................................................... 163.3.1 Güç Tüketim Kaynakları................................................................................... 173.3.1.1 Dinamik Anahtarlama Gücü .......................................................................... 173.3.1.2 Kısa Devre Akım Gücü.................................................................................. 183.3.1.3 Kaçak Akım Gücü.......................................................................................... 203.3.2. Toplam Güç Tüketimi...................................................................................... 213.3.3 Güç Azaltmak İçin Yapılabilecek İşlemler....................................................... 223.3.3.1 V DD ’yi azaltmak ............................................................................................. 223.3.3.2 V t Optimizasyonu........................................................................................... 233.3.3.2 Transistor Boyutlandırma .............................................................................. 233.4 PMOS/NMOS oranı............................................................................................. 254. MATERYAL METOD........................................................................................ 274.1. Buffersız 2 CMOS Evirici Simulasyonu............................................................. 274.1 Buffer Devresi ..................................................................................................... 305. ARAŞTIRMA VE BULGULAR ........................................................................ 335.1. Buffer Sayısı Tespiti İçin Yapılan Simülasyonlar............................................... 335.2. Farklı Wp/Wn Oranları ....................................................................................... 345.3. Vdd’ nin Değişimi............................................................................................... 355.4. Propagasyon gecikmesi ....................................................................................... 375.5. Alan Değişimi...................................................................................................... 385.6. Optimum sonuçlar ............................................................................................... 396. SONUÇ VE TARTIŞMA.................................................................................... 427. KAYNAKLAR.................................................................................................... 44ÖZGEÇMİŞ ............................................................................................................... 47
iiÖZETCMOS Buffer Tasarımında OptimizasyonCMOS transistorlar düşük güç harcanımları sebebiyle yaygın olarak tümleşik devretasarımında kullanılmaktadır. İyi bir tümleşik devre güç, hız ve alan bakımından eniyi olmalıdır. Devre içinde düşük kapasiteli kapıların yüksek kapasiteli kapılarısürerken tampon devreler kullanılması iyi bilinen hız arttırma tekniklerinden biridir.Fakat, kullanılacak tampon devre sayısı ve NMOS ve PMOS transistorların kanalenlerinin oranı iyi belirlenmelidir. Tampon devre sayısı, ve kanal en oranlarıdevrenin hız, güç harcaması ve alanına direkt olarak etki eder. Literatürde en iyitampon devre boyutunu belirlemek için birçok çalışma yapılmış ve bazı teoriksonuçlar bulunmuştur. Ancak bu sonuçlar günümüzde kullanılan nanometretasarımlarla tam uyuşmamaktadır. Bu tezde biz, en iyi hız, alan ve güç harcamasıolan devreyi gerçeklemek için kullanılan tampon devreleri tasarlamak için yeni birtasarım stratejisi belirledik. Çalışmada Pspice programı ile 0.12nm IBM teknolojiverileri kullanılarak yapılan simülasyonların sonuçları tablo ve şekiller halindegösterilmiştir.ANAHTAR KELİMELER: CMOS Buffer, Buffer Optimizasyonu, Düşük Güç
Page 2 and 3: T.C.SÜLEYMAN DEMİREL ÜNİVERSİT
Page 6 and 7: iiiABSTRACTOptimum CMOS Buffer Desi
Page 8 and 9: vSimgeler ve Kısaltmalar DiziniMOS
Page 10 and 11: viiŞekil 4.5: 4 eviriciden oluşmu
Page 12 and 13: 11. GİRİŞ1947’de transistorun
Page 14 and 15: 3sıcaklıklar için SoI (silicon o
Page 16 and 17: 52. KAYNAK ÖZETLERİLitaratür tar
Page 18 and 19: 7Fishburn ve Taneja 1997’de trans
Page 20 and 21: 9toppolojisinden bağımsız olarak
Page 22 and 23: 11Şekilde 3.2’ de R D yük diren
Page 24 and 25: 13Şekil 3.4: CMOS eviriciKritik No
Page 26 and 27: 15hatlarda endüklenen gürültü.
Page 28 and 29: 17Güç tüketiminin büyük kısm
Page 30 and 31: 19Yükselme ve düşme zamanı ne k
Page 32 and 33: 21Şekil 3.9: kaçak akım yük kap
Page 34 and 35: 23gecikmesini artırır. Daha iyi b
Page 36 and 37: 25Bu denklemler fiziksel boyutları
Page 38 and 39: 274. MATERYAL METOD4.1. Buffersız
Page 40 and 41: 29+MOBMOD = 1 PRT = 0 UTE = -1.5+KT
Page 42 and 43: 31Şekil 4.4 :Bir CMOS bufferın tr
Page 44 and 45: 335. ARAŞTIRMA VE BULGULAR5.1. Buf
Page 46 and 47: 355.3. Vdd’ nin DeğişimiVdd=1.1
Page 48 and 49: 37Çizelge 5.3: Vdd değişimine g
Page 50 and 51: 39konumda harcadığı gücü azalt
Page 52 and 53: 41Alan ve Güç optizasyonu yapıla
Page 54 and 55:
43alanda yaklaşık %40 iyileşme k
Page 56 and 57:
45İsmailoğlu, A. N., 1996, Yarı
Page 58:
47ÖZGEÇMİŞAdı Soyadı : Dilek
show all

CMOS BUFFER TASARIMINDA OPTÄ°MÄ°ZASYON Dilek MANZAK ...

Create successful ePaper yourself

Delete template?

Save as template?