Projektni zadaci 16-01-2010.pdf - Elektrotehnički fakultet Osijek

Elektrotehnički fakultet Sveučilišta u Osijeku Dizajn računalnih sustava: 5.0 ECTS
Upute za izradu projektnih zadataka
Projektni zadatak (PZ) trebate izraditi i skupiti odgovarajudi broj bodova prema pravilniku o
polaganju ovog kolegija. Projektni zadatak je potrebno prezentirati na prezentaciji projekata. Na
prezentaciji projekata sudjeluju svi. Izlaganje traje 5 minuta po projektnom zadatku. Slajdovi smiju
imati najviše 7 stranica. Projektni zadatak dete dokumentirati u formatu koji je definiran u uputama
za izradu završnog rada. Dokumentaciju projekta dete donijeti na uvid Prof. dr. sc. Željku Hocenskom
na upisu ocijene ili na usmenom dijelu ispita. Dokumentacija projektnog zadatka bi trebala sadržavati
slijedede.
o Slikovit opis projekta.
o Blokovsku shemu projekta (algoritam).
o Analognu shemu projekta izrađenu u TTL logici (ili nekoj drugoj tehnologiji, osim FPGA).
Postoji i u Xilinx-u pogled na Register Transfer Level (RTL) shemu, kao i Technology schematic
koji daju uvid u cijeli dizajn na razini digitalnih sklopova u obliku osnovnih logičkih shema.
Trebate prikazati glavne dijelove sheme, jer je uobičajeno nepregledno prikazati sve.
o Vremenski dijagram dobiven tijekom simulacije projekta.
o Tablicu sa procijenjenom potrošnjom (mW), vremena propagacije (nS), te zauzetosti resursa
dizajna (LUT). To se dobije u Xilinx Design Sumarry prozoru kada se otvori novi projekt.
o VHDL kod projekta.
Blokovska shema projekta slikovito predstavlja algoritam projekta. U blokovskoj shemi se
crtaju funkcionalni blokovi dizajna koji zajedno obavljaju određenu funkciju. Za logičke funkcije
pojedinog bloka iz blokovske sheme treba izraditi analognu shemu u TTL logici. Sve dijelove projekta
je potrebno predstaviti pomodu TTL logičkih sklopova serije 7400. Tijekom simulacije potrebno je
promatrati naponsko-vremenske dijagrame signala u simulatoru Xilinx ISE Behavioral Simulation.
potrebno je opisati nekoliko značajnijih dijagrama signala na kojima se vidi da sklop radi kako treba.
Nakon izrađenog VHDL koda mogude je dobiti informaciju o potrošnji, vremenima propagacije i
zauzetosti resursa za određeni dizajn. Ove informacije je mogude dobiti pomodu Xilinx ISE Design
Summary dokumenta. Pored svega potrebno je dodati i VHDL kod projekta u dokumentaciju projekta.
2009./2010.ak.g.

Elektrotehnički fakultet Sveučilišta u Osijeku Dizajn računalnih sustava: 5.0 ECTS
Projektni zadaci (PZ)
Projektni zadaci za 2 studenta, odnosno studentice.
1. Ripple carry adder, carry look-ahead adder. Potrebno je napraviti VHDL datoteke ovih
metoda za zbrajanje. Potrebno je implementirati 8-bitno zbrajanje brojeva učitanih sa
sklopki. Rezultat zbrajanja je potrebno prikazati na 7-segmentnom pokazniku. Osim rezultata
od velike je važnosti brzina rada sklopa ili najveda frekvencija, postotak resursa koje zauzima
samo sklop za zbrajanje, bez ostalih dijelova projekta, te procijenjena potrošnja energije.
2. Ripple-block carry look-ahead adder, block carry look-ahead adder. Potrebno je napraviti
VHDL datoteke ovih metoda za zbrajanje. Potrebno je implementirati 8-bitno zbrajanje
brojeva učitanih sa sklopki. Rezultat zbrajanja je potrebno prikazati na 7-segmentnom
pokazniku. Osim rezultata od velike je važnosti brzina rada sklopa ili najveda frekvencija,
postotak resursa koje zauzima samo sklop za zbrajanje, bez ostalih dijelova projekta, te
procijenjena potrošnja energije.
3. Ladner-Fischer adder, Kogge-Stone adder. Potrebno je napraviti VHDL datoteke ovih metoda
za zbrajanje. Potrebno je implementirati 8-bitno zbrajanje brojeva učitanih sa sklopki.
Rezultat zbrajanja je potrebno prikazati na 7-segmentnom pokazniku. Osim rezultata od
velike je važnosti brzina rada sklopa ili najveda frekvencija, postotak resursa koje zauzima
samo sklop za zbrajanje, bez ostalih dijelova projekta, te procijenjena potrošnja energije.
4. Brent-Kung adder, Han-Carlson adder. Potrebno je napraviti VHDL datoteke ovih metoda za
zbrajanje. Potrebno je implementirati 8-bitno zbrajanje brojeva učitanih sa sklopki. Rezultat
zbrajanja je potrebno prikazati na 7-segmentnom pokazniku. Osim rezultata od velike je
važnosti brzina rada sklopa ili najveda frekvencija, postotak resursa koje zauzima samo sklop
za zbrajanje, bez ostalih dijelova projekta, te procijenjena potrošnja energije.
5. Conditional sum adder, carry select adder, carry-skip adder. Potrebno je napraviti VHDL
datoteke ovih metoda za zbrajanje. Potrebno je implementirati 8-bitno zbrajanje brojeva
učitanih sa sklopki. Rezultat zbrajanja je potrebno prikazati na 7-segmentnom pokazniku.
Osim rezultata od velike je važnosti brzina rada sklopa ili najveda frekvencija, postotak
resursa koje zauzima samo sklop za zbrajanje, bez ostalih dijelova projekta, te procijenjena
potrošnja energije.
6. Algoritam za cjelobrojno 8-bitno množenje. Potrebno je napraviti VHDL datoteku određene
metode za množenje. Potrebno je implementirati 8-bitno množenje brojeva učitanih sa
sklopki. Rezultat množenja je potrebno prikazati na 7-segmentnom pokazniku. Osim rezultata
od velike je važnosti brzina rada sklopa ili najveda frekvencija, postotak resursa koje zauzima
samo sklop za zbrajanje, bez ostalih dijelova projekta, te procijenjena potrošnja energije.
7. Algoritam za cjelobrojno 8-bitno dijeljenje. Potrebno je napraviti VHDL datoteku ovu metode
za dijeljenje. Potrebno je implementirati 8-bitno dijeljenje brojeva učitanih sa sklopki.
Rezultat dijeljenja je potrebno prikazati na 7-segmentnom pokazniku. Osim rezultata od
velike je važnosti brzina rada sklopa ili najveda frekvencija, postotak resursa koje zauzima
samo sklop za zbrajanje, bez ostalih dijelova projekta, te procijenjena potrošnja energije.
8. Izrada digitalnog dekodera za 4x4 polja tipkala. Potrebno je učitati broj sa polja tipkala na
DIO5 pločici Spartan razvojne makete. Učitani broj iz skupa {0,1,2,3,4,5,6,7,8,9,A,b,c,d,E,F}
treba prikazati na sedam segmentnom pokazniku Spartan razvojne makete.
2009./2010.ak.g.

Elektrotehnički fakultet Sveučilišta u Osijeku Dizajn računalnih sustava: 5.0 ECTS
9. Paralelna 8-bitna A/D pretvorba. Na ulaz A/D pretvornika treba spojiti mikrofon sa
pojačalom. Napon na mikrofonu treba pretvoriti u digitalni signal primjenom A/D pretvornika
i proslijediti u FPGA. Dobiveni digitalni broj treba prikazati na 7-segmentnom pokazniku, te
na LED diodama u obliku pokaznika intenziteta zvuka (engl. equillizer). [LINK]
10. Paralelna 8-bitna D/A pretvorba. S pomodu 8 sklopki na razvojnoj maketi FPGA čipa i D/A
pretvornika, potrebno je regulirati osvijetljenost LED diode na izlazu iz D/A pretvornika na
prototipnoj pločici koja se spaja na Spartan maketu. Izradite FSM u kojem se mijenjaju stanja
sa različitim intenzitetom osvijetljenosti LED dioda. [LINK]
11. Pulsno-širinska modulacija (engl. pulse width modulation (PWM)). Ovaj projektni zadatak
uključuje izradu pulsno-širinskog modulatora za upravljanje brzine vrtnje istosmjernog
motora ventilatora. Treba implementirati dva brojača koji broje koliko je vremena signal u
jedinici, odnosno u nuli. Time se mijenja duty cycle signala koji se prosljeđuje motoru. Što je
duty cycle bliži 100% motor se brže vrti, a smanjivanjem duty cycle-a motor smanjuje brzinu.
Brzinomjer treba regulirati sa 8 prekidača.
12. Precizni izvor proizvoljne frekvencije signala takta. Pomodu sklopki treba odabrati željenu
frekvenciju signala takta na nekom od izlaznih pinova. Postavljena frekvencija se treba
prikazati na 7-segmentnom pokazniku. Dobivenu frekvenciju signala je potrebno izmjeriti
osciloskopom.
13. Sklop za mjerenje frekvencije ulaznog signala takta. Pomodu funkcijskog generatora potrebno
je dovesti na ulaz FPGA čipa signal takta određene frekvencije. Potrebno je podesiti FPGA čip
tako da se na 7 segmentnom pokazniku prikazuje frekvencija ulaznog signala.
14. Sklop za tjeranje ptica. Potrebno je podesiti FPGA maketu tako da se na izlaznom pinu
pojavljuje signal takta vremenski promjenjive frekvencije. Taj pin se spaja na zvučnik.
Potrebno je napraviti mašinu sa konačnim brojem stanja u kojoj se izmjenjuje frekvencija
zvuka u četiri režima rada: sklop je bez zvuka 5 sekundi (1), zvuk na 5kHz traje 1 sekundu (2),
zvuk na 15kHz traje 1 sekundu (3), zvuk na 25kHz traje 1 sekundu (4). Između stanja je pauza
od 200 *ms+. Područje zvuka koje ljudsko uho čuje je od 10Hz do 20kHz. Frekvencije zvuka
iznad 20kHz spadaju u područje ultrazvuka. Slušno područje ptica je i u području ultrazvuka.
15. Svjetlo za bicikl. Pomodu prototipne pločice koja se spaja na Spartan maketu izradite svjetlo
za bicikl sa 4 LED diode, 4 otpornika otpornosti 330 Ω, te jednim tipkalom sa makete. Na 4
izlazna pina potrebno je postaviti četiri otpornika sa kojih signal ide na diode. Diode trebaju
raditi u 4 režima rada: isključene (1), svijetle stalno (2), svijetle 50% vremena (3), svijetle 25%
vremena (4). Pritiskom na jedno tipkalo mijenja se režim rada dioda.
16. Dekoder 3 na 8 u MATLAB -Simulink sučelju za FPGA. Za paljenje i gašenje 8 LED dioda s
pomodu 3 sklopke potrebno je izraditi dekoder 3 na 8. Ovaj projektni zadatak obuhvada
glavnim dijelom ispitivanje MATLAB sučelja za VHDL kod. Dizajn je zbog toga jednostavniji.
17. Određivanje smjera izvora zvuka u MATLAB-Simulink sučelju za FPGA. Izvore zvuka simulirajte
skokovitim (engl. step) funkcijama. VHDL kod koji predstavlja 8-kanalni detektor zvuka dete
dobiti gotov. Samo trebate simulirati njegov rad u Simulinku. Ovaj projektni zadatak
obuhvada glavnim dijelom ispitivanje MATLAB sučelja za VHDL kod.
18. Prikaz stanja prekidača na VGA monitoru. Podesite VGA prikaz na monitoru tako da se
područje prikaza podijeli u 9 pravokutnih sektora. Sektor u sredini treba svijetliti ako je sklop
upaljen, u suprotnom taj sektor je ugašen, kao i svi ostali sektori. Paljenje, odnosno gašenje
sklopa regulira se tipkalom (engl. button). Dok je tipkalo pritisnuto sklop je upaljen, a kada je
2009./2010.ak.g.

Elektrotehnički fakultet Sveučilišta u Osijeku Dizajn računalnih sustava: 5.0 ECTS
tipkalo otpušteno sklop je ugašen. Preostalih osam sektora se pale ovisno dali je postavljen
neki od 8 prekidača (engl. switch) na FPGA maketi.
19. Prikaz 2D slike pomodu 1D niza LED dioda na mehaničkom njihalu. Pomodu elektromotora i
mehaničkog njihala potrebno je prikazati sliku pohranjenu u memoriji čipa. Brzinu motora
potrebno je regulirati pomodu jednostavne sheme na temelju NE555 sklopa. Pod
pretpostavkom da se njihalo klati konstantnom brzinom, potrebno je uspostaviti
odgovarajudu brzinu vrtnje motora. Sliku koja je pohranjena u memoriji potrebno je
prikazivati na 8 LED dioda konstantnom frekvencijom. Shema i dizajn ovog zadatka su prilično
jednostavni.
20. Sigma-delta modulirani izvor sinusnog signala. Potrebno je izraditi 512x1 look-up tablicu sa
zapisanim vrijednostima sigma-delta moduliranog sinusnog signala. Te vrijednosti možete
dobiti pomodu priloženog C++ koda. Na ulaz tablice potrebno je dovesti brojač signala takta.
Na izlaz je potrebno dovesti dvije nožice, međusobno invertirane, na tranzistorski par koji
pune i prazne kondenzator. Napon na kondenzatoru je potrebno prikazati na osciloskopu. Taj
napon je potrebno pojačati i spojiti na zvučnik.
21. Slanje SMS poruka pomodu FPGA. Pomodu RAM memorije u koju se upisuju ASCII znakovi i
broj telefona, potrebno je poslati PDU format poruke na mobitel. Projekt je potrebno
napraviti u VHDL-u.
22. Posmačni prikaz znakova na četiri 7 segmentna pokaznika. Znakove je potrebno čitati iz
128x8 RAM memorije. Potrebno je definirati jednu konstantu koja definira broj znakova za
prikazivanje, a najviše 128. U memoriju spremite 128 znamenki broja π=3.14159... U jednom
trenutku je na pokaznicima prikazano 4 znaka. U slijededem trenutku je potrebno
pomicanjem u lijevo prikazati prethodna tri znaka, a na četvrti pokaznik ubaciti slijededi znak
iz RAM memorije. To treba ponavljati sve dok ima znakova u memoriji.
23. Kalkulator izrađen pomodu PicoBlaze mikroprocesora. Potrebno je spojiti mikroprocesor
PicoBlaze kao što je to napravljeno na LV4. Potrebno je isprogramirati mikroprocesor tako da
se za učitana dva broja odabere jedna od operacija {+, -, *, /}, koja se potom izvrši i rezultat
se prikaže na 7-segmentnim pokaznicima.
24. Sat izrađen pomodu PicoBlaze mikroprocesora. Potrebno je spojiti mikroprocesor PicoBlaze
kao što je to napravljeno na LV4. Podesite djelitelj frekvencije tako da se vrijeme na
pokaznicima mijenja frekvencijom 1Hz (otprilike). Potrebno je isprogramirati mikroprocesor
tako da se na 7-segmentnim pokaznicima prikazuje trenutno vrijeme. Potrebno je
implementirati dva tipkala s kojima se vrijednosti minuta, odnosno sekundi, mogu povedavati
za 1. Sate je potrebno ispisati na LED-icama.
25. Sat izrađen u VHDL-u. Potrebno je izraditi brojač sekundi, minuta i sati, te na 7-segmentnim
pokaznicima prikazati minute i sekunde, a sate na LED-icama. Potrebno je implementirati dva
tipkala s kojima se vrijednosti minuta, odnosno sekundi, mogu povedavati za 1.
2009./2010.ak.g.