5. 5 Predstavljanje brojeva i aritmetička kola ...

5.
5 Predstavljanje brojeva i aritmetička kola...................................................................1
5.1 Neoznačeni celi brojevi..........................................................................................1
5.1.1 Prevođenje brojeva.........................................................................................2
5.1.2 Oktalna i heksadecimalna reprezentacija.......................................................5
5.2 Sabiranje neoznačenih brojeva..............................................................................6
5.2.1 Sabirač sa rednim prenosom..........................................................................9
5.3 Označeni brojevi..................................................................................................12
5.3.1 Predstavljanje negativnih brojeva................................................................12
5.3.2 Sabiranje i oduzimanje.................................................................................15
5.3.3 Kolo za sabiranje i oduzimanje....................................................................18
5.3.4 Aritmetičko prekoračenje.............................................................................19
5.3.5 Performanse.................................................................................................21
5.4 Brzi sabirači.........................................................................................................22
5.4.1 Hijerarhijski sabirač sa ubrzanim prenosom................................................26
5.4.2 Projektovanje aritmetičkih kola korišćenjem šematskog editora.................28
5.4.3 Projektovanje aritmetičkih kola pomoću VHDL-a......................................29
5.4.4 Predstavljanje brojeva u VHDL-u...............................................................32
5.4.5 Aritmetičke naredbe dodele.........................................................................33
5.5 Množenje..............................................................................................................35
5.5.1 Matrični množač neoznačenih brojeva........................................................37
5.5.2 Množenje označenih brojeva.......................................................................38
5.6 Specifični formati za predstavljanje brojeva........................................................40
5.6.1 Brojevi u fiksnom zarezu.............................................................................40
5.6.2 Brojevi u pokretnom zarezu.........................................................................42
5.6.3 Binarno kodirani decimalni brojevi.............................................................44
5.7 ASCII karakter kod..............................................................................................49

5 Predstavljanje brojeva i aritmetička kola
Ovo poglavlje je posvećeno digitalnim kolima koja obavljaju aritmetičke operacije. Biće
razmatrana digitalna kola za sabiranje, oduzimanje i množenje. Takođe, biće pokazano kako
se piše VHDL kod koji opisuje aritmetička kola. Koncepti koji će tom prilikom biti uvedeni
mogu se lako primeniti na mnoge druge tipove kola.
Pre nego što se usredsredimo na konstrukciju aritmetičkih kola, bitno je uspostaviti vezu
između brojeva sa kojima baratamo u realnom životu i načina na koji su u digitalnim
sistemima predstavljaju numeričke veličine. Digitalni sistemi su izgrađeni od kola koja
obrađuju binarne, ili logičke, promenljive. U prethodnim poglavljima bavili smo se logičkim
promenljivama na jedan uopšteni način, koristeći logičke promenljive za predstavljanje stanja
prekidača ili nekih drugih uslova koji nisu imali numeričku pozadinu. Da bi se predstavila
neka numerička vrednost, nije dovoljna jedna logička promenljive, već više njih, pri čemu
svaka promenljiva odgovara jednoj cifri broja. U ovom poglavlju biće opisano više načina
kako se brojevi mogu predstaviti pomoću binarnih promenljivih i kako se pomoću takvih
reprezentacija mogu obavljati osnovne računske operacije.
5.1 Neoznačeni celi brojevi
Najjednostavnija vrsta brojeva su svakako celi brojevi. Pozitivni celi brojevi se zovu
neoznačeni, dok se celi brojevi koji mogu biti i negativni i pozitivni zovu označeni celi
brojevi. U računarskoj terminologiji za cele brojeve koristi se termin intedžer (integer). Osim
celih, kod digitalnih sistema koriste se i razlomljeni brojevi, o čemu će više reči biti u odeljku
X.
U svakodnevnom životu, za predstavljanje i baratanje brojevima koristimo decimalni
brojni sistem. U ovom dobro poznatom sistemu, brojevi se zapisuju kao niz cifara koje imaju
10 mogućih vrednosti, od 0 do 9. Decimalni sistem je pozicioni brojni sistem, s obzirom da je
svakoj cifarskoj poziciji u zapisu broja pridružena težina, a vrednost broja je jednaka
težinskoj suma cifara. Na primer, 1964 = 1×1000 + 9×100 + 6×10 + 4×1. Težine su stepeni
broja 10, tako da, gledano s desna u levo, težina svake sledeće cifarske pozicije je 10 puta
veća od prethodne. U opštem slučaju, n-to cifreni decimalni broj D oblika dn-1dn-2 ... d0 ima
vrednost:
V(D) = dn-1×10 n-1 + dn-2×10 n-2 + ... + d0×10 0
= ∑ − n 1
i
d × 10
i=
0
i
S obzirom da u decimalnom sistemu postoji 10 cifara i da su težine cifarskih pozicija
stepeni broja 10, kažemo da je 10 osnova ili baza (radix, na engleskom jeziku) decimalnog
brojnog sistema. Decimalni brojni sistem je uobičajen i lako razumljiv. Međutim, u
1

digitalnim sistemima nije praktično koristiti cifre koje imaju 10 različitih vrednosti. Kod
digitalnih sistemima koristi se binarni brojni sistem, tj. pozicioni brojni sistem osnove 2, kod
koga postoje samo dve cifre, 0 i 1. Binarne cifre se zovu bitovi, a celi binarni brojevi se
predstavljaju kao niz bitova:
B = bn-1bn-2 ... b0
Po analogiji sa decimalnim brojevima, vrednost n-to bitnog broja B izračunava se na
sledeći način:
V(B) = bn-1×2 n-1 + bn-2×2 n-2 + ... + b0×2 0
=∑ − n
1
i=
0
i
b × 2
(5.1)
i
Na primer, vrednost binarnog broja 1011 iznosi:
V = 1×2 3 +0×2 2 +1×2 1 +1×2 0 .
Uočimo da se cifre 0 i 1 koriste i u decimalnom i u binarnom brojnom sistemu, mada u
njima imaju različita značenja. Na primer, broj 11 u decimalnom sistemu ima vrednost
jedanaest, a u binarnom tri. Zato, kada baratamo sa brojevima iz različitih brojnih sistema
koristimo indeks da bi smo ukazali na osnovu brojnog sistema. Tako, binarni broj 1011
zapisujemo kao (1011)2. Vrednost ovog broja je V = 8 + 2 + 1 = 13, što znači: (1011)2=(13)10.
Opseg celobrojnih vrednosti koje se mogu predstaviti binarnim brojem zavisi od broja
bitova koji se koriste. Na primer, sa četiri bita moguće je predstaviti sve cele brojeve iz
opsega od (0000)2=(0)10 do (1111)2=(15)10. U opštem slučaju, korišćenje n bita nam
omogućava da predstavimo celobrojne vrednosti iz opsega 0 do 2 n -1. Neoznačeni celi brojevi
predstavljeni u pozicionom binarnom sistemu se, takođe, nazivaju prirodnim binarnim
brojevima.
U zapisu binarnog broja, bit na krajnjoj desnoj poziciji, kome je pridružena težina 1, zove
se bit najmanje težine (Last-Significant Bit - LSB). Kod neoznačenih celih brojeva, bit na
krajnjoj levoj poziciji ima težinu 2 n-1 i zove se bit najveće težine (Most-Significant Bit -
MSB). Često, pogodno je više sukcesivnih bitova tretirati kao jednu celinu. Grupa od četiri
susedna bita zove se tetrada ili nibl, a grupa od osam bitova, bajt. Šesnaest bitova čine dva
bajta ili jednu polu-reč; 32 bita su reč, a 64 bita dupla-reč.
U principu, brojna osnova može biti bilo koji ceo broj, kao na primer 3, 5 ili 11. U
brojnom sistemu osnove r figuriše r cifara, 0, 1, …, r-1, a vrednost broja X=(xn-1xn-2…x0)r
određena je formulom:
n 1
V(X) = ∑ −
i=
0
i
x × r
(5.2)
i
Tako, na primer, u brojnom sistemu osnove 5, postoje cifre 0, 1, 2, 3 i 4, a težine cifarskih
pozicija su stepeni broja 5: 1, 5, 25, 125 i td.
5.1.1 Prevođenje brojeva
Zadatak prevođenja brojeva je da se broj Ns iz osnove s konvertuje u broj Nr iste vrednosti
iz osnove r. Konverzija Ns→Nr se može obaviti tako što će vrednost broja Ns izračunati u
brojnom sistemu osnove r. Na primer, shodno jednačini (5.2) vrednost binarnog broja
P=1425 iznosi:
V (P) = (1×5 2 + 4×5 1 + 2×5 0 )10
2

= (1×25 + 4×5 + 2×1)10
= (47)10
Dakle, važi 1425 = 4710.
Uočimo da su u gornjem izračunavanju, najpre, sve cifre broja P, kao i stepeni broja 5
izraženi kao decimalni brojevi, a da su potom sva potrebna množenja i sabiranja obavljena
primenom decimalne aritmetike.
Konverzija iz nedecimalnog u decimalni broj je laka, zato što se u toku konverzije
računske operacije obavljaju u decimalnom sistemu. Međutim, obrnuta konverzija, iz
decimalnog u nedecimalni sistem, primenom opisanog postupka, predstavlja problem za
čoveka, zato što zahteva da se računske operacije izvode u nedecimalnom sistemu. Na
primer, probajmo da konvertujmo decimalni broj D=(37)10 u binarni. Shodno jednačini (5.2),
vrednost ovog broja iznosi:
V(D) = (3×10 1 + 7×10 0 )10 = (3×10 + 7)10
Zamenimo sada sve brojeve iz gornjeg izraza ekvivalentnim binarnim brojevima:
V(D) = (11×1010 + 111)2
Do binarnog broj koji je ekvivalentan decimalnom broju D možemo doći izračunavanjem
gornjeg izraza primenom binarne aritmetike. Međutim, izračunavanje u nedecimalnoj brojnoj
osnovi, ako se obavlja ručno, je naporno i podložno greškama. Zato se konverzija iz
decimalnog u nedecimalni brojni sistem obavlja primenom jednog drugog postupka, koji
omogućava da se računske operacije izvode u decimalnom sistemu.
Konverzija decimalnog broja u nedecimalni sistem osnove r se može obaviti uzastopnim
deljenjem decimalnog broja brojem r. Razmotrimo ovaj postupak na primeru binarnog
sistema, r=2. Neka decimalni broj D=dk-1... d1d0, vrednosti V, treba konvertovati u binarni
broj B=bn-1... b2b1b0. Brojevi D i B imaju istu vrednost V=V(D)=V(B), koja izražena bitovima
broja B iznosi:
V = bn-1×2 n-1 + ... + b2×2 2 + b1×2 1 + b0
= 2×(bn-1×2 n-2 + ... + b1×2 0 ) + b0
Ako V podelimo sa 2, rezultat možemo napisati u obliku:
V R
= Q +
2 2
gde je Q= bn-1×2 n-2 + ... + b1×2 0 celobrojni količnik, koji se može napisati u obliku Q0=
2×(bn-1×2 n-3 + ... + b2×2 0 ) + b1, a R ostatak, R0=b0. Ponovno deljenje sa 2 daje Q0/2= Q1 +
R1/2, gde se Q1 može napisati kao Q1 = 2×(bn-1×2 n-4 + ... + b3×2 0 ) + b2, a R1=b1. Znači,
uzastopnim deljenjem celobrojnih količnika Qi sa 2, sve dok količnik ne postane jednak nuli,
generiše se sekvenca ostataka (b0, b1, ..., bn-1). Uočimo da se ovim postupkom konverzije kao
prvi određuje bit najmanje, a kao poslednji bit najveće težine ekvivalentnog binarnog broja.
Opisani postupak se može direktno uopštiti na konverziju decimalnog broja u proizvoljnu
osnovu r. Naime, ostaci koji se dobijaju uzastopnim deljenjem decimalnog broj sa r
predstavljaju cifre ekvivalentnog broja iz osnove r.
Primer 5-1: 17910→N2
N/2 Q R
3

Primer. 5-2: 3415 → N10
Primer 5-3: 18310→N5
Primer: 5-4: 2013→N5
179/2 = 89 1 LSB
89/2 = 44 1
44/2 = 22 0
22/2 = 11 0
11/2 = 5 1
5/2 = 2 1
2/2 = 1 0
1/2 = 0 1 MSB
17910 = 110011012
3415 = (3×5 2 + 4×5 1 + 1×5 0 )10
= (75 + 20 + 1)10
= (96)10
N/5 Q R
183/5 = 36 3
36/5 = 7 1
7/5 = 1 2
1/5 = 0 1
18310 = 12135
Konverzija između dva nedecimalna sistema se najlakše sprovodi ako se kao među-korak
koristi konverzija u decimalni sistem. Tako, broj 2013 treba prvo prevesti u decimalni
broj, 2033→N10, a zatim dobijeni broj konvertovati u osnovu 5, N10→N5:
2033→N10: 2013 = (2×3 2 + 0×3 1 + 1×3 0 )10
1910→N5:
2033→345
= (18 + 1)10
= 1910
N/5 Q R
19/5 = 3 4
3/5 = 0 3
1910 = 345
4

5.1.2 Oktalna i heksadecimalna reprezentacija
Projektanti digitalnog hardvera, u svom radu, pored decimalnog i binarnog, često koriste
još dva brojna sistema: oktalni i heksadecimalni. Osnova oktalnog brojnog sistema je 8, a
heksadecimalnog 16. U oktalnom sistemu, opseg cifara je 0 do 7. U heksadecimalnom
sistemu postoji 16 cifara. Za označavanje prvih 10, koriste se iste cifre kao u decimalnom
sistemu, tj. 0 do 9. Za označavanje heksadecimalnih cifara čije su decimalne vrednosti 10, 11,
12, 13, 14 i 15 koriste se redom slova: A, B, C, D, E i F. U tabeli sa Sl. 5-1 navedeni su zapisi
prvih 19 celih brojeva u četiri brojna sistema.
Decimalni Binarni Oktalni Heksadecimalni
00 00000 00 00
01 00001 01 01
02 00010 02 02
03 00011 03 03
04 00100 04 04
05 00101 05 05
06 00110 06 06
07 00111 07 07
08 01000 10 08
09 01001 11 09
10 01010 12 0A
11 01011 13 0B
12 01100 14 0C
13 01101 15 0D
14 01110 16 0E
15 01111 17 0F
16 10000 20 10
17 10001 21 11
18 10010 22 12
Sl. 5-1 Reprezentacija brojeva u četiri brojna sistema.
Kod digitalnih sistema dominira binarni brojni sistem. Razlog za korišćenje oktalnog i
heksadecimalnog brojnog sistema leži u činjenici da oni omogućavaju skraćeno zapisivanje
binarnih brojeva. Naime, jedna oktalna cifra predstavlja 3, a jedna heksadecimalna cifra 4
bita. Binarni broj se prevodi u oktalni tako što se izdvajaju grupe od po 3 bita, počev od bita
najmanje težine, i svaka grupa zamenjuje odgovarajućom oktalnom cifrom. Na primer,
binarna sekvenca 101011111010100 se konvertuje u oktalni zapis na sledeći način:
što znači (101011111010100)2 = (51724)8. Ako broj bita nije umnožak trojke, tada treba
dodati odgovarajući broj nula sa leve strane. Na primer, (1101100)2 = (154)8:
Slično, binarni broj se prevodi u heksadecimalni razvrstavanjem bitova u grupe od po 4
bita. Tako, 16-bitni broj se predstavlja sa 4 heksadecimalne cifre. Na primer,
(0101100111011010)2 = (59DA)16:
5

Ako broj bitova nije umožak četvorke, tada, pre konverzije, sa leve strane treba dopisati
odgovarajući broj nula. Na primer, (111100)2 = (3C)16:
Konverzija oktalnog (heksadecimalnog) broja u binarni, obavlja se prostom zamenom
oktalnih (heksadecimalnih) cifara sekvencama od 3 (4) bita koje imaju istu brojnu vrednost
kao i cifre koje zamenjuju. Ispod su dati primeri koji ilustruju ovaj postupak:
(603)8 = (110 000 011)2
(A6)16 = (1010 0110)2
Napomenimo da se oktalni brojevi danas retko koriste, iz razloga što većina savremenih
računara i digitalnih sistema operiše sa binarnim brojevima čija je dužina umnožak bajta, npr.
32 ili 64 bita. Ako je broj zapisan u oktalnom sistemu tada je teško direktno odrediti
vrednosti pojedinačnih bajtova. Zato se mnogo češće koristi heksadecimalna notacija, kod
koje dve cifre predstavljaju jedan bajt. Na primer, 32-bitni heksadecimalni broj
(54AB20F3)16 sadrži 4 bajta čije su vrednosti: 5416, AB16, 2016 i F316.
5.2 Sabiranje neoznačenih brojeva
Binarno sabiranje obavlja se sličan način kao decimalno sabiranje, s tom razlikom što
pojedinačne cifre mogu biti samo 0 ili 1. Sabiranje dva jedno-bitna broja, u opštem slučaju,
daje dvo-bitni rezultat, kao što je to ilustrovano na Sl. 5-2a. Ako su oba sabirka 0, tada će i
njihov zbir biti 0, tj. (00)2. Ako je jedan sabirak 0, a drugi 1, zbir je 1, tj. (01)2. Ako su oba
sabirka 1, zbir je 2, tj. (10)2. Bit manje težine ovog zbira zove se bit sume, ili sum, tj. s. Bit
veće težine zove se bit prenosa ili carry, tj. c. Na Sl. 5-2b prikazana je tabela istinitosti koja
definiše operaciju sabiranja dva bita. Lako se može uočiti da je bit sume AND, a bit prenosa
XOR funkcija sabiraka. Na Sl. 5-2c je prikazana logička mreža koja realizuje funkcije s i c.
Kolo koje obavlja sabiranje dva bita zove se polu-sabirač (half-adder - HA). Za
predstavljanje polu-sabirača koristićemo grafički simbol sa Sl. 5-2d.
(a) sabiranje dva bita.
x y
Prenos
cx2 1
Suma
sx2 0
0 0 0 0
0 1 0 1
1 0 0 1
1 1 1 0
(b) tabela istinitosti
6

Sl. 5-2 Polu-sabirač.
Polu-sabirač, razmatran kao izolovano kolo, nema neki veći praktični značaj. Od mnogo
većeg interesa su kola koja obavljaju sabiranje više-bitnih brojeva. Prilikom sabiranja višebitnih
brojeva, kao i kod sabiranja više-cifarskih decimalnih brojeva, potrebno je sabrati svaki
par bitova (cifara), ali za svaku bitsku poziciju i dodatno je potrebno uračunati i prenos koji
potiče iz prethodne pozicije, i-1. Na Sl. 5-3 je dat primer sabiranja dva 5-bitna broja
X=(01111)2=(15)10 i Y=(01010)2=(10)10. Sa pet bita moguće je predstaviti cele brojeve iz
opsega 0 do 31. Pošto u konkretnom slučaju važi S=X+Y=(25)10, pet bita biće dovoljna i za
predstavljanje zbira. Uočimo da su na Sl. 5-3, sabirci simbolički označeni sa X=x4x3x2x1x0 i
Y=y4y3y2y1y0. Na ovoj slici su takođe prikazani prenosi koji se generišu u toku sabiranja. Na
primer, prilikom sabiranja bitova x0=1 i y0=0 dobija se suma s0=1 prenos c0=0; prilikom
sabiranja bitova x1=1 i y1=1 dobija se suma s1=0 prenos c1=1 i tako dalje. Za ci kažemo da
predstavlje izlazni prenos (carry-out) iz pozicije i, odnosno ulazni prenos (carry-in) na
poziciju i+1.
U poglavlju X je pokazano kako se projektuju kombinacione mreže polazeći od tabele
istinitosti. Međutim, ovakav pristup nije praktičan za projektovanje sabirača koji treba da
sabira dva 5-bitna broja. 5-bitni sabirač ima 10 ulaza, pa bi za opis njegovog ponašanja bilo
potrebno formirati tabelu istinitosti od 2 10 =1024 vrsta! S toga, bolji pristup je nezavisno
razmatrati sabiranje svakog para bita xi i yi.
Sl. 5-3 Sabiranje više-bitnih binarnih brojeva.
Za poziciju i=0 ne postoji ulazni prenos i stoga se sabiranje obavlja na isti način kao na
Sl. 5-2a. Na svakoj od preostalih poziciju i=1,..., n-1, i-ti bitovi sabiraka, xi i yi, se sabiraju
zajedno sa ulaznim prenosom ci. Tako, sada sabiranje na nivou svake bitske pozicije
obuhvata tri bita, xi, yi i ci. Kako najveći zbir tri bita iznosi (11)2, to su za njegovo
predstavljanje, kao i kod sabiranja dva jednobitna broja, potrebna dva bita: suma si, kao bit
manje težine, i izlazni prenos ci+1, kao bit veće težine. Bit sume si predstavlja i-ti bit
konačnog rezultata, dok se bit prenosa ci+1 pridodaje poziciji i+1 kao ulazni prenos. Funkcije
sume i izlaznog prenosa definisane su tabelom istinitosti sa Sl. 5-4a. Bit sume si je zbir po
modulu 2 bitova xi, yi i ci. Drugim rečima, bit sume je jednak 1 ako neparan broj sabiraka ima
vrednost 1, odnosno, 0 ako paran broj sabiraka ima vrednost 1. Izlazni prenos ci+1 jednak je 1
ako je zbir bitova xi, yi i ci veći od 1. Karnoove mape za funkcije si i ci+1 prikazane su na Sl.
5-4a. Na osnovu Karnoovih mapa u mogućnosti smo da izvedemo optimalne izraze oblika
zbir-proizvoda za funkcije ci+1 i si:
ci+1 = xiyi + xici + yici
si = xi’yici’+xiyi’ci’+xi’yi’ci+xiyici
7

Efikasnija realizacija funkcija si i ci+1 može se postići korišćenjem XOR kola. XOR
funkcija od dve promenljive definisana je izrazom x1⊕x2 = x1x2’ + x1’x2. Primenom
algebarskih manipulacija, izraz za bit sume može se svesti na formu koja sadrži samo XOR
kola, na sledeći način:
si = (xi’yi+xiyi’)ci’+( xi’yi’+xiyi)ci
= (xi’yi+xiyi’)ci’+( xi’yi+xiyi’)’ci
= (xi ⊕ yi)ci’+(xi ⊕ yi)’ci
= (xi ⊕ yi)⊕ ci
U suštini, si predstavlja XOR funkcija od tri promenljive. Napomenimo, da je za XOR
funkciju karakterističan naizmeničan raspored jedinica u Karnoovoj mapi, koji je takav da
onemogućava sažimanje minterma (Sl. 5-4b).
Izraz za funkciju ci+1, takođe, možemo preurediti na način da koristi XOR funkciju. Pri
tome, trebe poći od izraza oblika zbir-minterma:
ci+1 = cixi’yi + cixiyi + cixiyi’ + ci’xiyi
= (ci +ci’)xiyi + ci(xi’yi + cixiyi’)
= xiyi + ci(xi ⊕ yi)
Uočimo da se član (xi⊕ yi) javlja u izrazima za obe funkcije si i ci+1. Ova činjenica
omogućava da se prilikom realizacije funkcija si i ci+1 za izračunavanje člana (xi⊕ yi) koristi
jedinstveno XOR kolo. Kombinaciona mreža koja realizuje funkcije si i ci+1 prikazana je na
Sl. 5-4c. Ovo kolo se zove potpuni-sabirač (full-adder - FA). Grafički simbol potpunog
sabirača prikazan je na Sl. 5-4d.
Sl. 5-4 Potpuni sabirač.
⊕ ⊕ ⊕
8

Imajući u vidu imena kola, polu- i potpuni-sabirač, mogli bi smo naslutiti da je potpunisabirač
moguće konstruisati pomoću dva polu-sabirača. Zaista, ako pažljivo pogledamo
kombinacionu mrežu potpunog sabirača sa Sl. 5-4c, možemo učiti da se u njoj kruju dva
polu-sabirača, uz dodatak jednog OR kola preko koga se formira izalaz ci+1, kao što je to
naznačeno na Sl. 5-5a. Na Sl. 5-5b je prikazana blok šema potpunog sabirača realizovanog
pomoću polu-sabirača.
Sl. 5-5 Realizacija potpunog sabirača na bazi polu-sabirača.
5.2.1 Sabirač sa rednim prenosom
Kao što dobro znamo, ručno sabiranje se obavlja tako što se krene od cifre najmanje
težine i redom sabiraju parovi cifara, sve do cifre najveće težine. Ako se na poziciji i javi
prenos, tada se on dodaje ciframa na poziciji i+1. Identičan postupak se može primeniti i za
konstrukciju digitalnog kola koje će obavljati sabiranje binarnih brojeva. Binarni sabirač se
formira rednim povezivanjem potpunih sabirača, tako što izlazni prenos svakog potpunog
sabirača služi kao ulazni prenos za potpuni sabirač koji zauzima prvu narednu bitsku poziciju
veće težine. Ovakva vrsta sabirača se zove sabirač sa rednim prenosom ili RCA, prema
engleskom nazivu Ripple-Carry Adder. Struktura n-to bitnog sabirača sa rednim prenosom
prikazana je na Sl. 5-6a. Ova struktura se predstavlja grafičkim simbolom sa Sl. 5-6b.
U opštem slučaju, zbir dva neoznačena n-to bitna broja ima n+1 bita. Kod binarnog
sabirača, ovaj dodatni (n+1)-vi bit je predstavljen bitom izlaznog prenosa iz pozicije najveće
težine, cn, tako da važi:
(cnsn-1…s1s0) = (xn-1…x1x0) + (yn-1…y1y0).
Međutim, digitalni sistemi obično manipulišu brojevima fiksnog obima, npr. 8, 16, 32 ili
64 bita. Rezultat koji ima veći broj bita jednostavno ne bi mogao biti dalje procesiran od
strane takvog sistema. Zato se izlazni prenos cn obično ne koristi kao deo sume, već kao
indikacija prekoračenja dozvoljenog opsega rezultata.
9

(a) unutrašnja struktura;
(b) grafički simbol
Sl. 5-6 n-bitni sabirač sa rednim prenosom.
U strukturi sa Sl. 5-6a, proces izračunavanja počinje onog trenutka kada se na ulaze
sabirača postavi novi par operanada X i Y. Međutim, s obzirom da svaki gejt u svakom
potpunom sabiraču unosi izvesno kašnjenje, korektna vrednost izlazne sume S se ne generiše
istog tog trenutka, već tek nakon nekog vremena. Da bi se u stepenu n-1 odredio bit sume sn-1
neophodna je informacija o prenosu iz stepena n-2, tj. cn-1; da bi se u stepenu n-2 odredio
izlazni prenos cn-1 potrebno je imati informaciju o vrednosti cn-2, i td. Neka kašnjenje
potpunog sabirača iznosi ∆t – vreme od postavljanja ulaza xi, yi, ci do generisanja korektnih
izlaza ci+1 i si. Izlazni prenos iz prvog stepena, c1, stiže do drugog stepena posle vremena ∆t
nakon što su postavljeni x0 i y0. Izlazni prenos iz drugog stepena, c2, stiže do ulaza trećeg sa
kašnjenjem od 2∆t, i td. Signal cn-1 je važeći posle kašnjenja od (n-1)∆t, a celokupna izlaza
suma posle kašnjenja od n∆t.
Napomenimo da vreme sabiranja zavisi i od vrednosti operanada. Kašnjenje od n∆t
odgovara slučaju kada je jedan operand 11...11, a drugi 00...01. U ovom slučaju, prenos koji
se javlja na poziciji 0, prenosi se kroz sve potpune sabirače postavljajući bitove sume na 0. Za
bilo koji drugi par vrednosti operanada, kašnjenje će biti kraće. Na primer, sabiranje brojeva
00...00 i 00...01 traje samo ∆t. U opštem slučaju, vreme sabiranja određeno je najvećim
brojem uzastopnih pozicija na kojima oba operanda imaju vrednost 1. Međutim, kao se
sabirači koriste za sabiranje operanada proizvoljnih vrednosti, u radu sa sabiračem moramo
računati sa maksimalnim kašnjenjem, n∆t, kako bi smo bili sigurni da ćemo sa izlaza sabirača
uvek očitati ispravan rezultat.
Znači, brzina rada sabirača sa rednim prenosom određena je vremenom prostiranja
signala prenosa kroz potpune sabirače. Što je broj bita koji se sabira veći, to je brzina rada
manja. Ako se radi sa brojevima velike dužine, 32 ili 64 bita, vreme sabiranja može biti
10

neprihvatljivo dugo. Napomenimo da je sabirač sa rednim prenosom samo jednu od većeg
broja različitih konstrukcija sabiračkih kola, koje se razlikuju po složenosti (ukupan broj
gejtova) i brzini rada. Sabirač sa rednim prenosom je najjednostavnija, ali ujedno i najsporija
varijanta. Konstrukcija brzih sabiračkih kola biće tema odeljka X.
U dosadašnjoj diskusiji razmatrali smo isključivo neoznačene binarne brojeve. Sabiranje
neoznačenih brojeva ne zahteva ulazni prenos u stepen 0, tj. c0. Bez obzira na to, ulaz c0 je
prikazan na dijagramu sa Sl. 5-6a, kako bi smo istu strukturu mogli da koristimo i za
oduzimanje binarnih brojeva, kao što će to biti pokazano u odeljku X.
Binarni sabirači sa rednim prenosom se lako sprežu kako bi se formirale sabiračke mreže
za veći broj bitova. Na Sl. 5-7 je pokazano kako se sa dva n-bitna sabirača formira 2n-bitni
sabirač.
Sl. 5-7 Sprezanje binarnih sabirača.
Primer. 5-5 Projektovati kolo za množenje neoznačenog 8-bitnog broja konstantom 3.
Odgovor: Neka je A=a7a6…a1a0 i P=3A. Za predstavljanje broja P potrebna su 10 bita:
P=p9p8…p1p0. Pošto važi 3A=A+A+A, za realizaciju kola možemo upotrebiti binarne
sabirače. Na Sl. 5-8a je prikazano rešenje koje koristi dva sabirača. Pri sabirač generiše
A+A=2A. Njegov rezultat je predstavljen sa 9 bita: 8 bita sume i izlazni prenos sa pozicije
najveće težine. Drugi sabirač računa 2A+A=3A. Ovaj sabirač je 9-to bitni, iz razlog što
jedan od njegovih operanada, 2A, ima 9 bita. Uočimo da je ulaz x8 drugog sabirača
povezan je na konstantu 0, s obzirom da A ima 8-bita.
Na Sl. 5-8b je prikazano efikasnije rešenje, koje koristi samo jedan 9-bitni sabirač.
Uočimo da je 8-bitni sabirač u rešenju sa Sl. 5-8a nepotreban, s obzirom da se 2A može
dobiti prostim pomeranjem bitova broja A za jednu poziciju na levo, što daje:
2A=a7a6…a1a00. (Ispravnost poslednjeg izraz se može lako proveriti na osnovu jednačine
(5.2)). Za obavljanje ovog pomeranja nije potrebno nikakvo kolo, već je dovoljno dopisati
jednu nulu sa desne strane broja, što upravo odgovara načinu na koji je operand A
povezan sa Y ulazom sabirača.
Uočimo, sada, da je u rešenju sa Sl. 5-8b, ulaz najmanje težine sabirača x0 fiksno
postavljen na x0=0. To znači da će bit sume s0 uvek imati vrednost s0=a0. Ovo zapažanje
nam omogućava da dodatno pojednostavimo rešenje, tako što ćemo 9-bitni sabirač
zameniti 8-bitnim, kao na Sl. 5-8c.
11

5.3 Označeni brojevi
Sl. 5-8 Kolo koje množi 8-bitni neoznačeni broj sa 3.
U decimalnom brojnom sistemu, znak broja se označava simbolom + ili – levo od cifre
najveće težine. U binarnom brojnom sistemu, znak broja se označava dodatnim bitom koji u
zapisu broja zauzima krajnju levu poziciju. Za pozitivne brojeve, ovaj bit jednak je 0, a za
negativne 1. Znači, kod označenih brojeva, krajnji levi bit ukazuje na znak broja, dok se
preostalih n-1 bita predstavlja maginitudu ili apsolutnu vrednost broja, kao što je prikazano
na Sl. 5-9. Važno je zapaziti poziciju bita najveće težine (MSB). Kod neoznačenih brojeva
svih n bita predstavljaju magnitudu broja – kaže se da su svi bitvi značajni, a MSB se nalazi
poziciji n-1. Kod označenih brojeva, značajni su n-1 bita, MSB bit se nalazi na poziciji n-2,
dok bit na poziciji n-1 ukazuje na znak broja.
Sl. 5-9 Formati predstavljana celih brojeva.
5.3.1 Predstavljanje negativnih brojeva
Za razliku od pozitivnih brojeva koji se predstavljaju uvek na isti način, korišćenjem
pozicionog brojnog sistema, za predstavljanje negativnih brojeva u upotrebi su tri
reprezentacije: znak-magnituda, jedinični komplement i dvojični komplement.
Znak-magnituda
Kod decimalnog brojnog sistema, magnituda pozitivnih i negativnih brojeva predstavlja
se na isti način, a znak je taj koji ukazuje da li se radi o pozitivnom ili negativnom broju.
Ovakav način predstavljanja označenih brojeva zove se znak-magnituda, ili znak-apsolutna
vrednost. Ista reprezentacija može se primeniti i na binarne brojeve, a razlika je samo u
12

načinu kodiranja znaka: umesto + i – koristimo 0 i 1. Na primer, +5 = 0101, a -5=1101. Ispod
je navedeno nekoliko 8-bitnih celih brojeva u formatu znak-magnituda i njihovi decimalni
ekvivalenati:
(01010101)2 = (+85)10 (11010101)2 = (-85)10
(01111111)2 = (+127)10 (11111111)2 = (-127)10
(00000000)2 = (+0)10 (10000000)2 = (-0)10
Brojni sistem koji koristi reprezentaciju znak-magnituda sadrži isti broj pozitivnih i
negativnih brojeva, a nula ima dvojnu reprezentaciju. Najveći pozitivni broj koji se u ovom
sistemu može iskazati sa n bita je +(2 n -1) = 011…11; najmanji negativni broj je –(2 n -1) =
111…11, dok se nula predstavlja sa 000…00 ili 100…00.
Zbog sličnosti sa decimalnim sistemom, reprezentacija znak-magnituda je lako razumljiva
i lako čitljiva. Međutim, iz razloga na koje će kasnije biti ukazano, ona nije pogodna za
primenu kod digitalnih sistema. Pogodniji načini za predstavljanje označenih binarnih
brojeva su komplementarne reprezentacije.
Jedinični komplement
U komplementarnom brojnom sistemu, negativni brojevi se definišu preko operacije
komplementiranja koja se primenjuje na njima odgovarajuće pozitivne brojeve.
Razmatraćemo dva komplementarna sistema: jedinični komplement i dvojični komplement,
koji se razlikuju u definiciji operacije komplementiranja brojeva. U formatu jediničnog
komplementa, n-bitna reprezentacija negativnog broja K se dobija oduzimanjem njemu
odgovarajućeg pozitivnog broja P od 2 n -1, tj. K=(2 n -1)-P. Na primer, ako je n=4, tada je K =
(2 4 -1)-P = (15)10-P = (1111)2-P. Ako +5 konvertujemo u negativan broj, dobićemo -5 = 1111
– 0101 = 1010. Slično, +3=0011, a -3 = 1111 – 0011 = 1100. Jasno se uočava da se jedinični
komplement datog binarnog broja dobija komplementiranjem svakog pojedinačnog bita,
uključujući i bit znaka.
Ispod je navedeno nekoliko 8-bitnih brojeva i njihovih jediničnih komplemenata:
Najveći pozitivni broj koji se može predstaviti u jediničnom komplementu sa n bita je
011…11 = 2 n -1, najmanji negativni broj je 100…00 = -(011…11)2 = -(2 n -1), dok nula ima
dvojnu reprezentaciju: 000…00 ili 111…11.
Brojni sistem jediničnog komplementa se može interpretirati i kao pozicioni brojni sistem
kod koga bit znaka ima težinu –(2 n -1). Ako je B=bn-1bn-2...b1b0 binarni broj predstavljen u
formatu jediničnog komplementa, tada je njegova vrednost:
V
( B)
= b
n−
1
× [ −(
2
n
−1)]
+
∑ − n 2
i
i=
0
i
b × 2
13

Na primer, odredimo vrednost binarnog broja 1010 pod pretpostavkom da je broj
predstavljen u jediničnom komplementu:
V(1010) = 1×[-(2 3 -1)] + 0×2 2 + 1×2 1 + 0×2 0
= (-7+0+2+0)10
= (-5)10
Jedinični komplement se lako izvodi, ali ispoljava izvesne nedostatke kada se koristi u
aritmetičkim operacijama, o čemu će više reči biti u sledećem odeljku.
Dvojični komplement
U formatu dvojičnog komplementa, n-bitna reprezentacija negativnog broja K se dobija
oduzimanjem njemu odgovarajućeg pozitivnog broja P od 2 n , tj. K = 2 n - P. Na primer, ako je
n = 4, tada je K = 2 4 - P = (16)10 - P = (10000)2 - P. Da bi smo odredili dvojični komplement
broja 5, treba obaviti oduzimanje 10000 – 0101, što daje -5 = 1011. Ili -3 = 10000 – 0011 =
1101. Nalaženje dvojičnog komplementa na ovaj način je naporno jer zahteva da se obavi
operacija oduzimanja. Međutim, ako je K1 jedinični, a K2 dvojični komplement broja P tada
važi:
K1 = (2 n -1) – P
K2 = 2 n – P
Odakle sledi K2 = K1 + 1. Dakle, jednostavniji način za nalaženje dvojičnog komplementa
sastoji se u tome da se na jedinični komplement doda jedinica. Ovo je upravo način na koji se
u digitalnoj tehnici dobija dvojični komplement. Ispod je navedeno nekoliko primera
određivanja dvojičnog komplementa 8-bitnih brojeva:
U jednom od gore navedenih slučajeva, konkretno, prilikom nalaženja dvojičnog
komplementa nule, prilikom sabiranja jedinice sa jediničnim komplementom, pojavio se
izlazni prenos iz pozicije najveće težine. Međutim, u radu sa dvojičnim komplementom,
izlazni prenos se ignoriše i u obzir uzima samo n bita najmanje težine.
Za ručno izvođenje postoji još jedan lakši način za nalaženje dvojičnog komplementa.
Neka je dat broj B=bn-1bn-2 ... b1b0. Dvojični komplement broja B, K=kn-1kn-2 ... k1k0, može se
odrediti na sledeći način: krećemo od bita najmanje težine na levo i prepisujemo bitove broja
14

B sve dok ne naiđemo na prvu jedinicu, zatim prepisujemo i ovu jednici, a preostale bitove
komplementiramo. Na primer, ako je B=0110, tada prepisujemo k0=b0=0 i k1=b1=1, i
komplementiramo preostale bitove, k2=b2`=0 i k3=b3`=1. Znači, K=1010. Ili, na složenijm
primeru, ako je B=101101000, tada je K= 010011000.
U brojnom sistemu koji koristi dvojični komplement, nula se tretira kao pozitivan broj, i
predstavlja na jedinstveni način: 000...00. Iz tog razloga broj pozitivnih brojeva je za jedan
manji od broja negativnih. Naime, najveći pozitivni broj koji se može predstaviti sa n bita u
formatu dvojičnog komplementa je 011...11 = 2 n -1, dok je najmanji negativan broj 10000000
= -(011...11 + 1)2 = -(100...00)2 = -2 n .
Brojni sistem dvojičnog komplementa se može interpretirati i kao pozicioni brojni sistem
kod koga bit znaka ima težinu –2 n . Ako je B=bn-1bn-2...b1b0 binarni broj predstavljen u
formatu dvojičnog komplementa, tada je njegova vrednost:
V ( B)
= −b
n−
1
× 2
n−1
+
∑ − n 2
i=
0
i
2 × b
i
Na primer, odredimo vrednost binarnog broja 1010 pod pretpostavkom da je broj
predstavljen u dvojičnom komplementu:
V(1010) = 1×(-2 3 ) + 0×2 2 + 1×2 1 + 0×2 0
= (-8+0+2+0)10
= (-6)10
Tabela sa Sl. 5-10 ilustruje interpretaciju svih 16 4-bitnih kombinacija u tri razmatrana
sistema za predstavljanje označenih brojeva. Uočimo da kod reprezentacija znak-magnituda i
jedinični komplement postoje po dve binarne kombinacije koje predstavljaju vrednost nula.
Kod dvojičnog komplementa postoji samo jedna takva kombinacija. Takođe, uočimo da je
opseg brojeva koji se mogu predstavti sa 4 bita kod dvojičnog komplementa -8 do 7, dok je
kod preostale dve reprezentacije -7 do 7.
5.3.2 Sabiranje i oduzimanje
b0b1b2b3
znakmagnituda
jedinični
komplement
dvojični
komplement
0111 +7 +7 +7
0110 +6 +6 +6
0101 +5 +5 +5
0100 +4 +4 +4
0011 +3 +3 +3
0010 +2 +2 +2
0001 +1 +1 +1
0000 +0 +0 +0
1000 -0 -7 -8
1001 -1 -6 -7
1010 -2 -5 -6
1011 -3 -4 -5
1100 -4 -3 -4
1101 -5 -2 -3
1110 -6 -1 -2
1111 -7 -0 -1
Sl. 5-10 Interpretacija 4-bitnih označenih celih brojeva.
U prethodnom odeljku opisana su tri standardna načina za binarnu reprezentaciju brojeva.
Međutim, nisu svi ovi načini podjednako pogodni za primenu u digitalnim sistemima.
15

Osnovni kriterijum za izbor reprezentacije brojeva je lakoća sa kojom se nad brojevima u
konkretnoj reprezentaciji obavljaju osnovne računske operacije, kao što su sabiranje i
oduzimanje. U ovom odeljku, na konkretnim primerima, ukazaćemo na dobre i loše strane
svake od tri reprezentacije.
Sabiranje pozitivnih brojeva se obavlja na isti način u sve tri reprezentacije, tj. na isti
način kao sabiranje neoznačenih brojeva (odeljak X). Međutim, kada se u računicu uvedu i
negativni brojevi, između različitih reprezentacija ispoljavaju se značajne razlike.
Sabiranje brojeva u formatu znak-magnituda
Ako oba sabirka imaju isti znak, sabiranje brojeva u formatu znak-magnituda je
jednostavno. Magnitude se saberu, a zbiru se dodeli znak sabiraka. Međutim, ako su sabirci
različitog znaka, sabiranje postaje složenije. U tom slučaju, operacija sabiranja se svodi na
oduzimanje manjeg broja od većeg. To znači da je za obavljanje operacije sabiranja
neophodno digitalno kolo koje će ispitati znake sabiraka, uporediti njihove magnitue i biti u
mogućnosti da u zavisnosti od ishoda poređenja obavi sabiranje ili oduzimanje. Složenost
takvog kola je značajno veća od odgovarajućih kola koja barataju brojevima u
komplementarnim reprezentacijama. Iz tog razloga reprezentacija znak-magnituda se ne
koristi kod digitalnih sistema.
Sabiranje brojeva u jediničnom komplementu
Očigledna prednost jediničnog u odnosu na dvojični komplement je u tome što se
negativni broj lako određuje prostim komplementiranjem svih bitova odgovarajućeg
pozitivnog broja. Na Sl. 5-11 je prikazano šta se dešava prilikom sabiranja dva broja
predstavljena u jediničnom komplementu. Navedena su četiri slučaja, pri čemu svaki slučaj
odgovara jednoj konkretnoj kombinaciji znakova sabiraka. Kao što se može videti na gornjoj
polovini slike, izračunavanja 5 + 2 = 7 i (-5) + 2 = (-3) su trivijalna; prostim binarnim
sabiranjem operanada, uključujuči pri tome i bit znaka, dobija se ispravan rezultat. Međutim,
to nije slučaj kod preostala dva primera. Izračunavanje 5 + (-2) = 3 daje bit vektor 10010.
Prvo, rezultat ima pet, a ne četiri bita. Dodatni peti bit je posledica izlaznog prenosa sa
pozicije znaka. Drugo, preostala četiri bita predstavljaju broj 2, a ne 3, što je očigledno
pogrešan rezultat. Međutim, ako uzmemo izlazni prenos sa pozicije znaka i dodamo ga
rezultatu na poziciji najmanje težine, novi rezultat biće ispravna suma, tj. 3. Slična situacija
se javlja kod sabiranja (-5) + (-2) = (-7). Nakon inicjalnog sabiranja, rezultat je pogrešan, zato
što su četiri bita sume 0111, što predstavlja +7, a ne -7. Ali, ponovo, tu je izlazni prenos iz
pozicije bita znaka koji može biti iskorišćen za korekciju rezultata, na način kako je
prikazano na Sl. 5-11.
Sl. 5-11 Primeri sabiranja u jedničnom komplementu.
Zaključak koji se nameće na osnovu razmatranih primera je da sabiranje brojeva u
jediničnom komplementu u nekim slučajevima jednostavno, a u nekima nije. Ako je potrebna
korekcija, neophodno je dodatno vreme kako bi se obavilo sabiranje inicijalnog rezultata i
16

izlaznog prenosa. Tako, ukupno vreme sabiranja može biti i dvostruko duže od vremena
sabiranja dva neoznačena broja.
Sabiranje brojeva u dvojičnom komplementu
Razmotrimo istu kombinaciju brojeva koju smo koristili u primerima za jedinični
komplement. Na Sl. 5-12 je ilustrovano kako se obavlja sabiranje brojeva predstavljenih u
dvojičnom komplementu. Sabiranja 5 + 2 = 7 i (-5) + 2 = (-3) su trivijalna. Izračunavanje 5 +
(-2) = 3 daje ispravna četiri bita rezultata, 0011. Pri tome, izlazni prenos iz pozicije bita
znaka, koji u ovom slučaju postoji, možemo, prosto, ignorisati. Četvrti slučaj je (-5) + (-2) =
(-7). Ponovo, četiri bita rezultata, 1001, odgovaraju ispravnoj sumi (-7). I u ovom slučaju,
izlazni prenos iz pozicije bita znaka se može ignorisati.
Sl. 5-12 Primeri sabiranja u dvojičnom komplementu.
Prethodni primeri pokazuju da je sabiranje brojeva u dvojičnom komplementu veoma
jednostavno. Brojevi se sabiranju zajedno sa bitom znaka, a rezultat je uvek ispravan.
Eventualni izlazni prenos iz pozicije bita znaka se jednostavno ignoriše. Znači, procedura
sabiranja je uvek ista, nezavisno od znaka operanada, i može se obaviti binarnim sabiračem,
kao što je onaj sa Sl. 5-6. Zbog svega toga, reprezentacija brojeva u dvojičnom komplementu
je veoma pogodna za primenu u digitalnim sistemima.
Oduzimanje u dvojičnom komplementu
Najlakši način da se obavi oduzimanje je da se najpre umanjiocu promeni znak, a da se
onda dobijena vrednost sabere sa umanjenikom. Promeni znaka umanjioca odgovara
nalaženje njegovog dvojičnog komplementa. Na Sl. 5-13 je na nekoliko karakterističnih
primera ilustrovan ovaj postupak. Operacija 5 – (+2) = 3 uključuje nalaženje dvojičnog
komplementa broja +2, što daje 1110. Kada se ovaj broj sabere sa 0101 = (+5), dobija se
rezultat 0011 = (+3) uz generisanje prenosa iz pozicije bita znaka. Ako ignorišemo prenos,
rezultat je tačan. Slična situacija postoji za (-5) + (+2) = (-7). U preostala dva slučaja, izlazni
prenos ne postoji i rezultat je tačan.
Sl. 5-13 Primeri oduzimanja u dvojičnom komplementu.
Sl. 5-14 predstavlja jednu vizuelnu ilustraciju procesa sabiranja i oduzimanja 4-bitnih
brojeva u dvojičnom komplementu. Slika prikazuje brojčanik po čijem obodu su raspoređene
17

svih 16 4-bitnih kombinacija. Ako bi smo ove binarne kombinacije interpretirali kao
neoznačene cele brojeve, tada bi one predstavljale brojeve od 0 do 15. Ako ih tretiramo kao
brojeve u dvojičnom komplementu, tada njima odgovara opseg celih označenih brojeva od -8
do 7, kao što je naznačeno po unutrašnjem obodu brojčanika. Kazaljku brojčanika možemo
podesiti na bilo koji broj, a zatim na taj broj možemo dodati broj +n tako što ćemo odbrojati n
puta unapred, tj. okrenuti kazaljku za n koraka u smeru kretanja kazaljke na časovniku. Jasno
je da okretanjem kazalje za n koraka u suprotnom smeru, od polaznog broja oduzimamo broj
n. Naravno, rezultat ovog postupka će biti tačan samo ako je n dovoljno malo da kazaljka
prilikom okretanje ne pređe granicu između +7 i -8.
Sl. 5-14 Grafička reprezentacija 4-bitnih brojeva u dvojičnom komplementu.
Interesantno je uočiti još i sledeće. Krajnja pozicija kazaljke biće ista bilo da se ona
okrene za n koraka u jednom smeru ili za 16-n koraka u suprotnom smeru. Dakle, umesto da
radimo sa brojčanikom čija kazaljka može da se okreće u oba smera, možemo koristiti
brojčanik sa kazaljkom koja se okreće samo u smeru kretanja kazaljke na časovniku
(odgovara sabiranju), a da u slučajevima kada želimo da obavimo oduzimanje, prethodno
preračunamo broj koraka po formuli 16-n. Uočimo da 16-n predstavlja upravo dvojični
komplement broja n, a da ova grafička interpretacija potvrđuje naše ranije tvrđenje da se
oduzimanje brojeva u dvojičnom komplementu može obaviti sabiranjem umenjenika i
dvojičnog komplementa umanjioca.
5.3.3 Kolo za sabiranje i oduzimanje
Jedina razlika između sabiranja i oduzimanja je u tome što je kod oduzimanja potrebno
koristiti dvojični komplement jednog od operanada. Neka su X i Y dva broja, koja treba
sabrati ili oduzeti i neka je Y broj koji prilikom oduzimanja služi kao umanjilac, tj. neka je
S=X±Y. Kao što znamo, dvojični komplement operanda Y se može dobiti dodavanjem
jedinice na njegov jedinični komplement. Dodavanje jedinice na poziciju najmanje težine
može se postići postavljanjem bita ulaznog prenosa c0 na 1. Jedinični komplement datog
broja se dobija komplementiranjem svih njegovih bitova. Komplementiranje broja se može
obaviti pomoću NOT gejtova. Međutim, za ovu namenu biće nam potrebno fleksibilnije kolo,
kako bi smo mogli da u zavisnosti od željene operacije koristimo pravu ili komplementiranu
vrednost operanda Y. Takvo kolo je XOR gejt. Interesantna osobina XOR gejta je da jedan od
njegovih ulaza možemo koristiti kao upravljačku promenljivu pomoću koje ćemo birati da li
će se na izlazu kola generisati prava ili komplementarna vrednost drugog ulaza. Ovo je jasno
na osnovu definicije XOR operacije:
z=x ⊗ y = x’y + xy’
18

Neka je x upravljački ulaz. Za x=0, izlaz će biti identičan ulazu y, tj. z= 0’·y + 0·y’=1·y+0·
y’= y. Ali, ako je x=1, izlaz će biti jednak komplementu ulaza y, tj. z= 1’·y + 1·y’=0·y+1· y’=
y’. Drugim rečima, za x=1 XOR gejt funkcioniše kao invertor, dok za x=0, jednostavno
prenosi vrednost sa ulaza y na izlaz.
Kolo za sabiranje/oduzimanje možemo konstruisati na sledeći način. Pretposatavimo da
postoji upravljački signal koji određuje da li treba obaviti sabiranje ili oduzimanje. Neka se
ovaj signal zove Add / Sub (prema engleskim nazivima za sabiranje i oduzimanje: addition i
subtraction). Takođe, neka vrednost 0 ovog signala bira sabiranje, a 1 oduzimanje. Crta iznad
Add upravo ukazuje na ovu činjenicu. Napomenimo da je ovo često korišćena konvencija, tj.
da crta iznad imena upravljačkog signala ukazuje da se akcija specificirana tim imenom
obavlja kada signal ima vrednost 0. Neka je svaki bit operanda Y povezan na jedan ulaz
jednog od XOR gejtova, a da su drugi ulazi svih XOR gejtova povezani na signal Add / Sub .
Izlazi XOR gejtova predstavljaju Y, ako je Add / Sub=0,
odnosno Y’, ako je Add / Sub =1. Tako
dolazimo do kola sa Sl. 5-15. Glavni deo ovog kola je n-to bitni sabirač, koji može biti
realizovan korišćenjem strukture sabirača sa rednim prenosom sa Sl. 5-6(a). Uočimo da je
upravljački ulaz Add / Sub povezan i na ulaz c0 sabirača. Na ovaj način, biće c0=1 kada se
obavlja oduzimanje, što dodaje jedinicu koja je neophodna da bi se formirao dvojični
komplement operanda Y. Kada se obavlja operacija sabiranja, c0 će biti 0 i neće uticati na
rezultat.
Sl. 5-15 Sabirač/oduzimač.
Kombinovano kolo za sabiranje i oduzimanje je dobar primer jednog važnog koncepta
koji se primenjuje u projektovanju digitalnih sistema. Korisno je projektovati kola koja će biti
što je moguće više fleksibilna i na taj način iskoristiti zajedničke delove kola za što više
različitih zadataka. Ovakvim pristupom minimizuje se broj gejtova potrebnih za realizaciju
sistema. Takođe, značajno se samanjuje složenost povezivanja komponenti sistema.
5.3.4 Aritmetičko prekoračenje
Ako operacija sabiranja ili oduzimanja generiše rezultat koji premašuje opseg brojnog
sistema kažemo da je došlo do aritmetičkog prekoračenja. Drugim rečima, aritmetičko
prekoračenje se javlja u situacijama kada je rezultat pozitivan i suviše veliki ili negativan i
suviše mali tako da ga nije moguće predstaviti raspoloživim značajnim bitovima. Ako za
predstavljanje označenih brojeva koristimo n bita, tada rezultat mora biti u opsegu od -2 n-1 do
(2 n-1 -1). Kada su sabirci različitog znaka, do aritmetičkog prekoračenja nikada neće doći, zato
što će rezultat uvek biti manji od pozitivnog i veći od negativnog sabirka. Međutim, ako su
sabirci istog znaka, može se desiti da rezultat bude veći od 2 n-1 -1, ako su oba sabirka
19

pozitivna, odnosno, manji od -2 n-1 , ako su sabirci negativni. Da bi se osigurao ispravan rad
aritmetičkog kola, neophodno je biti u mogućnosti detektovati pojavu aritmetičkog
prekoračenja.
Sl. 5-16 Primeri za određivanje uslova prekoračenja.
Na Sl. 5-16 su prikazana četiri slučaja sabiranja brojeva u dvojičnom komplementu čije
su magnitude 7 i 2. S obzirom da u ovom primeru za predstavljanje brojeva koristimo 4 bita,
broj značajnih bitova je tri, b0-2. Kao što se vidi sa Sl. 5-16, kada su sabirci različitog znaka
rezultat je tačan, tj. nema prekoračenja. Međutim, ako oba broja imaju isti znak, magnituda
rezultata je 9 i ne može biti predstavljena sa samo tri značajna bita, tj. dolazi do prekoračenja.
Ključ za detekciju pojave prekoračenja su dva prenosa: c3 – izlazni prenos iz pozicije najveće
težine i c4 izlazni prenos iz pozicije znaka. Na osnovu primera sa Sl. 5-16, može se zaključiti
da se prekoračenje javlja kada ova dva bita imaju različite vrednosti, a da je rezultat ispravan
ako su njihove vrednosti iste. Izražen u obliku logičkog izraza, uslov prekoračenja glasi:
Prekoračenje = c3c4’ + c3’c4
= c3 ⊗ c4
Ili, u opštem slučaju, za n bitne brojeve, imamo:
Prekoračenje = cn-1 ⊗ cn
Na Sl. 5-17a je prikazana struktura sabirača/oduzimača sa kolom za detekciju
prekoračenja koje ispituje izlazne prenose.
Drugi način za detekciju aritmetičkog prekoračenja upoređuje bitove znaka sabiraka i
rezultata. Neka su X=xn-1xn-2…x0 i Y=yn-1yn-2…y0 binarni brojevi u dvojičnom komplementu, i
S=sn-1sn-2…s0 rezultat njihovog sabiranja. Bitovi xn-1, yn-1 i sn-1 su bitovi znaka ova tri broja.
Aritmetičko prekoračenje postoji ako smo sabiranjem pozitivnih brojeva dobili negativan
rezultat ili ako smo sabiranjem negativnih brojeva dobili pozitivan rezultat, tj.:
Prekoračenje = xn-1yn-1sn-1’ + xn-1’yn-1’sn-1
Isto tvrđenje, kazano drugim rečima, glasi: do prekoračenja je došlo ako se rezultat
razlikuje po znaku od oba sabirka, tj.:
Prekoračenje = (xn-1 ⊗ sn-1) (yn-1 ⊗ sn-1)
Kolo sabirača/oduzimača kod koga je detekcija prekoračenja realizovana shodno gornjem
izrazu prikazano je na slici. Uočimo da je prvi način za detekciju prekoračenja, Sl. 5-17a,
jednostavniji, jer zahteva sam još jedno dodatno XOR kolo, za razliku od drugog kod koga je
potrebno ugraditi dodatna tri gejta. Međutim, prvo rešenje podrazumeva da je signal izlaznog
prenosa cn-1 dostupan, što ne mora biti slučaj ako rasplažemo sabiračem koji se realizovan
20

kao monolitna komponenta. U tom smislu, drugo rešenja je pogodnije jer koristi samo
spoljašnje signale sabirača/oduzimača.
(a) detekcija prekoračenja na osnovu izlaznih prenosa
(b) detekcija prekoračenja na osnovu znaka sabiraka i rezultata.
Sl. 5-17 Dva načina za detekciju aritmetičkog prekoračenja.
Napomenimo da su dva pravila za detekciju aritmetičkog prekoračenja, u suštini,
ekvivalentna. Potpuni sabirač na poziciji bita znaka obavlja sledeće izračunavanje: (cn, sn-1) =
(xn-1 + yn-1 + cn-1). Ako su oba sabirka pozivitna, xn-1=yn-1=0, izlazni prenos iz pozicije znaka
biće cn=0, bez obzira na vrednost cn-1. Za cn-1=0, bit znaka rezultata biće sn-1=0, što ukazuje
da je rezultat pozitivan i da zbog toga prekoračenja nema. Međutim, ako je cn-1=1, bit znaka
dobija vrednost sn-1=1, što ukazuje na negativan rezultat, tj. na pojavu prekoračenja. Slično,
ako su oba sabirka negativna, xn-1=yn-1=1, izlazni prenos iz pozicije znaka biće cn=1, bez
obzira na vrednost cn-1. Međutim, za cn-1=0, bit znaka dobija vrednost sn-1=0, što ukazuje na
pozitivan rezultat, odnosno na prekoračenje. Dakle, u oba slučaja važi da prekoračenje postoji
ako je cn≠cn-1.
5.3.5 Performanse
Prilikom kupovine digitalnog sistema, kao što je računar, kupac naročitu pažnju obraća na
performanse koje se mogu očekivati od sistema, kao i na cenu sistema. Superiorne
performanse obično znače i višu cenu. Međutim, ne tako retko, dešava se da se sistem sa
21

značajno boljim performansama može kupiti po umereno višoj ceni. Takođe, dešava se i da
za sistem sa tek nešto boljim performansama moramo platiti mnogo više. Zato se kao
indikacija vrednosti sistema često koristi odnos cena/performanse.
Sabiranje i oduzimanje brojeva su bazične operacije koje se često obavljaju u računarskim
sistemima. Brzina izvršenja ovih operacija ima veliki uticaj na ukupne performanse računara.
Iz tog razloga, razmotrimo brzinu rada kola za sabiranje i oduzimanje. Brzina rada ovog kola
određena je kašnjenjem od trenutka kada se na ulaze kola postave operandi X i Y do trenutka
kada se na izlazu kola generišu korektne vrednosti svih bitova sume S i izlaznog prenosa cn.
Najveći deo ovog kašnjenja potiče od n-bitnog sabirača. Pretpostavimo da je sabirač
realizovan korišćenjem strukture sa rednim prenosom (Sl. 5-6), kod koje su potpuni sabirači
realizovani kao na Sl. 5-4. Kao što se lako može zaključiti sa Sl. 5-4, kod ove realizacije
potpunog sabirača, kašnjenje izlaznog prenosa, ∆t, jednako je kašnjenju kroz dva gejta, tj.
∆t=2tg, gde je tg kašnjenje kroz jedan gejt. Iz odeljka 5.2.1 znamo da ukupno kašnjenje
sabirača sa rednim prenosom iznosi n∆t, što je ekvivalentno kašnjenju kroz 2n gejta. Pored
kašnjenja koje je posledica prostiranja signala prenosa kroz sabirač, na ukupno kašnjenje kola
za sabiranje i oduzimanje dodatno utiču i ulazna XOR kola. Ako pretpostavimo da je
kašnjenje kroz XOR kolo jednako tg, dolazimo do zaključka da kolo za sabiranje i
oduzimanje unosi kašnjenje ekvivalentno kašnjenju kroz 2n+1 gejt. Za veće n, npr. n=32 ili
n=64, iznos kašnjenja može biti toliko veliki da značajno degradira performanse celog
sistema. Zato je bitno ispitati mogućnost alternativne realizacije binarnog sabirača, koja će se
odlikovati većom brzinom rada.
Brzina rada bilo kog digitalnog kola ograničena je najvećim kašnjenje duž neke od
putanja kroz kolo. U slučaju kola sa Sl. 5-15, najduže kašnjenje se javlja duž putanje koja
kreće od ulaza yi, prolazi kroz XOR gejt, a zatim kroz kola za generisanje prenosa svih
potpunih sabirača. Najduže kašnjenje se zove kašnjenje kritičnog puta, a putanja koja
uslovljava ovo kašnjenje kritična putanja.
5.4 Brzi sabirači
Kašnjenje uzrokovano propagacijom signala prenosa kroz sabirač sa rednim prenosom
može se smanjiti ako promenimo strukturu sabirača na način da svaki stepen i, umesto da
čeka da od stepena i-1 dobije ulazni prenos ci, pre nego što generiše svoj bit sume si,
samostalno pokuša da odredi da li će vrednost ulaznog prenosa biti 0 ili 1. Da bi ukupne
performanse sabirača bile poboljšanje, potrebo je da korektna procena vrednosti ulaznog
prenosa bude obavljena za što je moguće kraće vreme.
Pođimo od izraza za funkciju izlaznog prenosa i-tog stepena sabirača:
ci+1 = xiyi + xici + yici
Ako ovaj izraz rastavimo na sledeći način:
ci+1 = xiyi + (xi + yi)ci
funkciju ci+1 možemo napisati u obliku:
gde je:
ci+1 = gi + pici (5.3)
gi = xiyi
pi = xi + yi
Jednačinu (5.3) možemo protumačiti na sledeći način. Kada je gi=1, tj. xi=yi=1, stepen i
generiše izlazni prenos, ci+1=1, bez obzira na vrednost ulaznog prenosa ci. Zato se g zove
22

funkcija generisanog prenosa. Funkcija pi jednaka je 1 ako je barem jedan od ulaza xi i yi
jednak 1. U ovom slučaju, ci=1 uslovljava generisanje izlaznog prenosa ci+1, tj. efekat je kao
da se ulazni prenos preneo na izlaz. Zbog toga se funkcija p zove funkcija propagiranog
prenosa. Dakle, stepen i generiše prenos ako su oba njegova sabirka jednaka 1, a propagira
prenos ako je jedan od sabiraka jednak 1.
Jednačina (5.3) nam omogućava da rekurzivnom zamenom člana ci eliminišemo
propagaciju prenosa kroz sabirač. Naime, kao što je ci+1 = gi + pici, tako je i ci = gi-1 + pi-1ci-1.
Dakle,
ci+1 = gi + pi(gi-1 + pi-1ci-1)
= gi + pigi-1 + pipi-1ci-1
Nastavljajući sa smenama, sve do c0, dolazimo do izraza za ci+1 sledećeg oblika:
ci+1 = gi + pigi-1 + pipi-1gi-2 + ... + pipi-1... p2p1g0 + pipi-1...p1p0c0 (5.4)
Dobijeni izraz se može realizovati u vidu tronivovske AND-OR mreže. U prvom nivou
računaju se funkcije generisanog i propagiranog prenosa, gi i pi. U drugom nivou,
izračunavaju se produktni članovi, koji se, potom, sumiraju u trećem nivou. S obzirom na
mali broj nivoa, ci+1 se izračunava veoma brzo. Šta više, kašnjenje u izračunavanju izlaznih
prenosa ci+1 je fiksno i ne zavisi od i, što znači da ni ukupno kašnjenje sabirača ne zavisi od
obima operanada, tj. n. Binarni sabirač zasnovan na izrazu (5.4) zove se sabirač sa ubrzanim
prenosom ili CLA sabirač, prema engleskom nazivu Carry-Lookahead Adder.
Da bi smo bolje razumeli fizičko značenje izraza (5.4) uporedićemo konstrukcije sabirača
sa ubrzanim i sabirača sa rednim prenosom. U tom cilju, analizaćemo detaljnu strukturu dva
stepena najmanje težine oba sabirača.
Sl. 5-18 prikazuje prva dva stepena sabirača sa rednim prenosom kod koga su funkcije
izlaznog prenosa realizovane shodno izrazu (5.3). Mala brzina rada sabirača sa rednim
prenosom posledica je dugačke putanje duž koje se prostire signal prenosa. Kao što je
posebno naznačeno na Sl. 5-18, kritični put polazi od ulaza x0 i y0 i proteže se do izlaza c2,
prolazeći kroz 5 gejta, 3 gejta u stepenu 0 i 2 u stepenu 1. Za sabirač sa n stepena, kritični put
se nastavlja dalje sve do izlaza cn, prolazeći kroz svaki sledeći stepen na isti način kao kroz
stepen 1. Dakle, kašnjenje kritičnog puta sabirača sa rednim prenosom iznosi 2n+1.
23

Sl. 5-18 Detaljna struktura sabirača sa rednim prenosom.
Na Sl. 5-19 je prikazana detaljna struktura prva dva stepena sabirača sa ubrzanim
prenosom. Sada su funkcije izlaznog prenosa realizovane shodno izrazu (5.4), tj.:
c1 = g0 + p0c0
c2 = g1 + p1g0 + p1p0c0
Kao što se može uočiti sa Sl. 5-19, u svakom stepenu sabirača sa rednim prenosom
generišu se funkcije generisanog i propagiranog prenosa. Lokalno, ove funkcije se koriste,
zajedno sa funkcijama g i p svih prethodnih stepena, za generisanje izlaznog prenosa tog
stepene, ali i prosleđuju dalje ka svim narednim stepenima gde se koriste za određivanje
njihovih izlaznih prenosa. Kritični put za određivanje izlaznog prenosa c2 naznačen je na Sl.
5-19. U ovom kolu, c2 se određuje jednako brzo kao i c1, tj. nakon vremena koje je jednako
kašnjenju kroz tri gejta, tj. 3tg. Čak iako ovu strukturu proširimo na n bita, konačni izlazni
prenos cn generisaće se sa kašnjenjem od 3tg. Naravno, što je i veće, tj. kako se krećemo ka
pozicijama veće težine, to izrazi za funkcije ci+1 postaju sve složeniji, što zahteva sve veći
broj gejetova za njihovu realizaciju. Međutim, bez obzira na složenost, broj nivoa logike za
izračunavanje ci+1 ostaje isti, tj. tri.
Ukupno kašnjenje n-to bitnog sabirača sa ubrzanim prenosom isnosi 4tg. Vrednosti svih
funkcija gi i pi određuju se nakon vremena tg. Dodatno kašnjenje od 2tg potrebno je za
određivanje svih signala prenosa. Konačno, treba sačekati još dodatno vreme tg da bi se na
izlazima svih XOR kola generisali bitovi sume.
24

Sl. 5-19 Prva dva stepena sabirača sa ubrzanim prenosom.
Izraz (5.4) se može realizovati pomoću brze, tri-nivolske AND-OR mreže. Međutim, za
veliko i broj ulaza u pojedine gejtove, koji su potrebni za realizaciju ove funkcije, postaje
isuviše veliki. Kao što je poznato iz poglavlja X, kod većine implementacionih tehnologija
broj ulaza u gejtove, tj. fan-in faktor, ograničen je na relativno mali broj. Zato je neophodno
prilikom projektovanja sabirača sa ubrzanim prenosom uzeti u obzir i ovu činjenicu. Da bi
smo bliže ukazali na ovaj problem, razmotrimo izraze za prvih osam izlaznih prenosa:
c1 = g0 + p0c0
c2 = g1 + p1g0 + p1p0c0
...
c8 = g7 + p7g6 + p7p6g5 + p7p6p5g4 + p7p6p5p4g3 + p7p6p5p4p3g2 + p7p6p5p4p3p2g1
+ p7p6p5p4p3p2p1g0 + p7p6p5p4p3p2p1p0c0
Pretpostavimo da je fan-in raspoloživih gejtova ograničen na četiri ulaza. Očigledno,
pomoću takvih gejtova nije moguće realizovati sve prethodne izraze u obliku tri-nivolske
AND-OR mreže. Nejveći problem je c8, gde se čak zahteva jedno AND kolo sa 9 ulaza.
Takođi, i za sumiranje produktnih članova potrebno je OR kolo sa 9 ulaza. Potreba za
logičkim kolima sa velikim brojem ulaza potiče od produktnih i zbirnih članova sa velikim
brojem literala. Međutim, pravilnom faktorizacijom, moguće je smanjiti maksimalnu veličinu
članova u logičkom izrazu. Jedno moguće rešenje je sledeće:
c8 = (g7 + p7g6 + p7p6g5 + p7p6p5g4)+ [(p7p6p5p4)(g3 + p3g2 + p3p2g1 +p3p2p1g0)]
+ (p7p6p5p4)(p3p2p1p0)c0
Za realizaciju ovog izraza potrebna su 11 AND i tri OR gejta. Međutim, sada
propagaciono kašnjenje iznosi ne više 3tg već 5tg: jedno tg za određivanje gi i pi; 2tg za
sumiranje produktnih članova u zagradama; jedno tg za produktni član u velikim zagradama i
još jedno tg za konačno sumiranje. Dakle, ograničenje u pogledu maksimalnog broja ulaza u
gejtove manifestuje se u povećanju broja nivoa AND-OR mreže, što neminovno povećava
25

propagaciono kašnjenje. Ovaj zaključak nije ograničen samo na konkretno kolo, već veži
generalno za bilo koju logičku mrežu.
5.4.1 Hijerarhijski sabirač sa ubrzanim prenosom
Projektovanje digitalnih sistema po pravilu zahteva nalaženje optimalnog kompromisa
između brzine rada sistema i njegove cene. Težnja da se što više poveća brzina rada, obično
ima za posledicu povećanje cene sistema. Isto tako, složenost sistema obično nije moguće
smanjiti, a da to nema za posledicu smanjenje brzine rada. U kontekstu binarnog sabirača,
struktura sa rednim prenosom predstavlja najjednostavnije, ali u isto vreme i najsporije
rešenje. Sa druge strane, sabirač sa ubrzanim prenosom predstavlja najbrže rešenje, ali zato za
neke primene, njegova složenost (cena) može biti isuviše velika. Međutim, mogu postojati
primene kada ni jedna od ove dve varijante sabirača ne zadovoljava postavljene zahteve –
sabirač sa rednim prenosom može biti previše spor, a sabirač sa ubrzanim prenosom previše
složen. Zato je bitno raspolagati nekom fleksibilnom sabiračkom strukturom koja će
omogućiti lako nalaženje kompromisa između složenosti i brzine rada. Jedna takva struktura
je hijerarhijski sabirač sa ubrzanim prenosom.
Pretpostavimo da želimo da projektujemo 32-sabirač. Sabirač možemo podeliti na četiri
8-bitna bloka, tako da bitovi b0-7 pripadaju bloku 0, bitovi b8-15 pripadaju bloku 1, bitovi b16-23
bloku 2 i bitovi b24-32 bloku 3. Svaki blok možemo realizovati kao 8-bitni sabirač sa ubrzanim
prenosom. Signali izlaznog prenosa iz ovih blokova su c8, c16, c24 i c32. Postoje dva načina
kako 8-bitne blokove možemo povezati u jedinstveni 32-bitni sabirač. Jedno rešenje je da
blokove povežemo na isti način kao što bi smo povezali četiri stepena sabirača sa rednim
prenosom (Sl. 5-20). Znači, kod ovog rešenja unutar blokova koristimo tehniku ubrzanog
prenosa, dok se između blokva prenos prenosi redno.
Sl. 5-20 Hijerarhijski CLA sabirač sa rednim prenosom između blokova.
Brže kolo se može realizovati ako se i za generisanje prenosa između blokova, umesto
rednog prenosa, koristi tehnika ubrzanog prenosa. Na Sl. 5-21 je prikazana struktura
hijerarhijskog sabirača sa ubrzanim prenosom kod koga je iskorišćena ova tehnika. Svaki
blok na gornjem delu Sl. 5-21 predstavlja jedan 8-bitni sabirač sa ubrzanim prenosom. Unutar
bloka, u svakom njegovom unutrašnjem stepenu generišu se signali generisanog i
propagiranog prenosa, gi i pi, na prethodno opisan način. Međutim, umesto da svaki blok
generiše signal izlaznog prenosa iz svoje pozicije naveće težine, kao u rešenju sa Sl. 5-20,
sada svaki blok generiše signale generisanog i propagiranog prenosa za celokupan blok. Neka
su ovi signali označeni sa Gj i Pj. Signali Gj i Pj se koriste kao ulazi u kola za ubrzanje
prenosa drugog nivoa, prikazana u doljem delu Sl. 5-21, koja određuju prenose između
blokova. Izraze za funkcije Gj i Pj možemo odrediti na osnovu poznatog izraza za c8:
c8 = g7 + p7g6 + p7p6g5 + p7p6p5g4 + p7p6p5p4g3 + p7p6p5p4p3g2 + p7p6p5p4p3p2g1
+ p7p6p5p4p3p2p1g0 + p7p6p5p4p3p2p1p0c0
26

Poslednji član u ovom izrazu kazuje da ako su sve interne funkcije propagiranog prenosa, pi,
i=1,..,7, jednake 1, tada se signal ulaznog prenosa, c0, prenosi kroz celokupan blok. Dakle,
P0 = p7p6p5p4p3p2p1p0
Preostali članovi u izrazu za c8 ukazuju na sve ostale slučajeve kada blok generiše izlazni
prenos. Dakle,
G0 = g7 + p7g6 + p7p6g5 + ... + p7p6p5p4p3p2g1 + p7p6p5p4p3p2p1g0
Konačno, izraz za c8 hijerarhijskog sabirača oblika je:
c8 = G0 + P0c0
Za blok 1, izrazi za G1 i P1 imaju istu formu, osim što indeks i treba zameniti indeksom
i+8. Izrazi za G2, P2, G3 i P3, određuju se na isti način. Ako znamo funkcije generisanog i
propagiranog prenosa na nivou blokova, tada možemo odrediti i izraze za ulazne prenose u
svaki pojedinačni blok:
c16 = G1 + P1c8
= G1 + P1G0 +P1P0 c0
Slično, izrazi za c24 i c32 su oblika:
c24 = G2 + P2G1 +P2P1G0 + P2P1P0c0
c32 = G3 + P3G2 +P3P2G1 + P3P2P1G0 + P3P2P1P0c0
Izračunavanje signala prenosa c8, c16, c24 i c32 na osnovu poznatih vrednosti Gj i Pj unosi
dva dodatna nivoa logike. Znači, pod pretpostavkom da je fan-in ograničen na 4 ulaza, vreme
potrebno da se obavi sabiranje dva 32-bitna broja iznosi: 5tg za određivanje Gj i Pj (na osnovu
prethodno sprovedene analize za c8), plus 3tg za ubrzanje prenosa na drugom nivou (zato što
dva gejta u izrazu za c32 zahtevaju 5 ulaza i zbog toga moraju biti faktorizovani), plus jedno tg
(XOR) za određivanje bitova sume, što u zbiru daje 9tg. Tačnije, konačna suma se generiše
posle 8tg zato što c32 ne utiče na bitove sume. Međutim, c32 se koristi za detekciju
aritmetičkog prekoračenja (Prekoračenje = c32 ⊗ c31). Dakle, trajanje operacije sabiranja,
uključujući detekciju prekoračenja, ekvivalentno je kašnjenju kroz 9 gejtova.
27

Sl. 5-21 Hijerarhijski sabirač sa ubrzanim prenosom.
U odeljku X, utvrđeno je da sabiranje dva n-to bitna broja pomoću sabirača sa rednim
prenosom traje (2n+1)tg, što za n=32 iznosi 65tg. Očigledno, isti zadatak sabirač sa ubrzanim
prenosom obavi za oko 7 puta brže. Ovo značajno poboljšanje performansi ostvareno je na
račun značajno veće složenosti sabirača sa ubrzanim prenosom.
5.5 Projektovanje aritmetičkih kola korišćenjem šematskog editora
Očigledan način za projektovanje aritmetičkih kola pomoću šematskog editora je crtanje
logičke šeme koja će sadržati sva neophodna logička kola. Na primer, da bi smo kreirali nbitni
sabirač sa rednim prenosom, treba najpre nacrtati logičku šemu potpunog sabirača.
Zatim, treba kreirati logičku šemu višeg hijerarhijskog nivoa i u njoj povezati n instanci
potpunog sabirača. Hijerarhijska logička šema kreirana na ovaj način trebalo bi liči na kolo sa
Sl. 5-6a. Koristeći istu metodologiju možemo projektovati i kolo za sabiranje i oduzimanje sa
Sl. 5-15.
Glavni problem ovakvog načina unosa dizajna je u tome što može biti dugotrajan i
naporan, naročito ako je broj bitova veliki. Ovaj problem bi postao još izraženiji i evidentniji
ako bi smo pomoću šematskog editora pokušali da nacrtamo logičku šemu sabirača sa
ubrzanim prenosom. Kao što je poznato iz odeljka 5.4, sabirač sa ubrzanim prenosom ne
poseduje homogenu strukturu, već se svaki njegov stepen, u delu logike za generisanje
prenosa, razlikuje od ostalih. Iz tog razoga bilo bi neophodno nacrtati posebnu logičku šemu
za svaki stepen sabirača. Šta više, u svakom sledećem stepenu, logika za generisanje prenosa
postaje sve složenija, i zahteva sve već broj gejtova, tako da bi logičke šeme brzo postale
glomazne i nepregledne. Daleko bolji način za kreiranje aritmetičkih kola pomoću šematskog
editora je onaj koji se oslanja na korišćenje unapred projektovanih struktura.
Kao što je naglešeno u odeljku X, sastavni deo alata za šematski unos dizajna je
biblioteka grafičkih simbola osnovnih logičkih gejtova. Ovi gejtovi se koriste za kreiranje
relativno jednostavnih kola. Pored biblioteke osnovnih gejtova, alati za šematski unos dizajna
tipično poseduju i biblioteku često korišćenih, složenijih struktura, ako što su sabirači ili
28

ALU jedinice. Svako takvo kolo može biti uvršćeno u logičku šemu i korišćeno kao deo
većeg kola. Kod CAD sistema, za module ovog tipa koristi se pojam makroćelija ili
megafunkcija.
Postoje dva glavna tipa makroćelija: tehnološki-zavisne i tehnološki-nezavisne.
Tehnološki-zavisna makroćelija je prilagođena konkretnoj implementacionoj tehnologiji. Na
primer, u odeljku 5.4 je razmatrana konstrukcija sabirača sa ubrzanim prenosom pod
pretpostavkom da su na raspolaganju gejtovi sa najviše četiri ulaza. Makroćelija koja bi
realizovala takav jedan sabirač bila bi tehnološki-zavisna. Tehnološki-nezavisne makroćelije
mogu biti realizovane u bilo kojoj implementacionoj tehnologiji. Na primer, makroćelija koja
bi sadržala različite opise sabirača za različite implementacione tehnologije bila bi
tehnološki-nezavisna.
5.6 Projektovanje aritmetičkih kola pomoću VHDL-a
U odeljku 5.5 je rečeno da se n-bitni sabirač može kreirati crtanjem hijerarhijske šeme
koja će sadržati n instanci potpunog sabirača. Identičan pristup se može primeniti i u VHDLu.
Najpre treba kreirati VHDL entitet za potpuni sabirač, a zatim treba kreirati entitet višeg
hijerarhijskog nivoa koji će objediniti odgovarajući broj instanci potpunog sabirača. Kao prvi
pokušaj projektovanja aritmetičkih kola pomoću VHDL-a, najpre će biti objašnjeno kako se u
VHDL-u piše hijerarhijski kod za n-to bitni sabirač sa rednim prenosom.
Kod za entitet potpunog sabirača prikazan je na Sl. 5-22. Ulazi entita su: ulazni prenos Cin
i dva jednobitna sabirka x i y. Izlazi entiteta su: bit sume, s, i izlazni prenos, Cout. Suma i
izlazni prenos opisani su pomoću logičkih izraza.
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY potpuni_sabirac IS
PORT ( Cin, x, y : IN STD_LOGIC;
s, Cout : OUT STD_LOGIC);
END potpuni_sabirac;
ARCHITECTURE LogickaFunkcija OF potpuni_sabirac is
BEGIN
s

END sabirac4;
ARCHITECTURE Struktura OF sabirac4 IS
SIGNAL c1,c2,c3 : STD_LOGIC;
COMPONENT potpuni_sabirac
PORT( Cin, x, y : IN STD_LOGIC;
s,Cout : OUT STD_LOGIC);
END COMPONENT;
BEGIN
stepen0: potpuni_sabirac PORT MAP(Cin,x0,y0,s0,c1);
stepen1: potpuni_sabirac PORT MAP(c1,x1,y1,s1,c2);
stepen2: potpuni_sabirac PORT MAP(c2,x2,y2,s2,c3);
stepen3: potpuni_sabirac PORT MAP(
Cin=>c3, Cout=>Cout, x=>x3, y=>y3, s=>s3);
END Struktura;
Sl. 5-23 VHDL kod za četvorobitni sabirač.
Zapazimo da je arhitekturi dato ime Struktura. Ovo ime je izabrano zato što se stil
kodiranja kod koga se kolo opisuje na hijerarhijski način, povezivanjem podkola, zove
strukturni stil kodiranja. U svim prethodnim primerima VHDL koda, signali su uvek bili
deklarisani kao portovi u okviru deklaracije entiteta. Kao što se može videti na Sl. 5-23,
signali takođe mogu biti deklarisani i u delu koda arhitekture pre ključne reči BEGIN. Na
ovaj način, deklarisani su tri signala, c1, c2 i c3, koji se će prilikom opisivanja strukture
sabirača biti korišćeni kao signali izlaznog prenosa iz prva tri stepena sabirača. U istom delu
koda, kao druga, uvršćena je naredba koja se zove naredba za deklaraciju komponente.
Sintaksa ove naredbe je slična deklaraciji entiteta. Ova naredba omogućava da se entitet
potpuni_sabirac može koristiti kao podkolo u arhitekturi.
U delu arhitekture VHDL koda sa Sl. 5-23, između ključnih reči BEGIN i END, 4-bitni
sabirač je opisan pomoću četiri naredbe za instanciranje komponenti. Svaka od ovih naredbi
počinje imenom instance, nakon koga sledi dvotačka. Stepenu najmanje težine sabirača dato
je ime stepen0, a stepenu najveće težine ime stepen3. Nakon dvotačke sledi ime komponente,
potpuni_sabirač, a zatim ključna reč PORT MAP. Konačno, u zagradama su navedena imena
onih signala, prethodno deklarisanih u entitetu sabirač4, koji su povezani na ulazne i izlazne
portove konkretne instance komponente potpuni_sabirač. Uočimo da su kod prve tri naredbe
instanciranja imena signala navedena u istom redosledu kao u naredbi COMPONENT, kojom
je deklarisana komponenta potpuni_sabirač, tj. u redosledu: Cin, x, y, s, Cout. Imena signala
se mogu navesti i u proizvoljnom redosledu, ali onda je neophodno eksplicitno naznačiti koji
signal je povezan na koji port komponente. Ovakav stil instanciranja komponente zove se
pridruživanje po imenu, a primer njegovog korišćenja može se videti u četvrtoj naredbi, koja
kreira instancu stepen3. Na primer, pridruživanje “Cin=>c3” znači da se signal c3 povezuje
na port Cin. Uočimo da se kod pridruživanja “Cout=>Cout” ime signala Cout koristi i kao
ime porta komponente potpuni_sabirač i kao ime signala unutar entiteta sabirač4. Do zabune
ne dolazi jer VHDL kompajler ˝zna˝ da se sa leve strane znaka => uvek nalazi ime porta.
Način na koji su imena signala pridružena instancama komponente potpuni_sabirač
indirektno određuje način na koji su potpuni sabirači međusobno povezani. Na primer, signal
c1 koji je povezan na port za izlazni prenos instance stepen0, takođe je povezan i na port za
ulazni prenos instance stepen1. To znači da su ova dva porta instanci sabirač0 i sabirač1
povezani signalom, tj. vezom, koja se zove c1. Kolo sintetizovano na osnovu VHDL koda sa
Sl. 5-22 i Sl. 5-23 imaće istu strukturu kao i kolo sa Sl. 5-6.
Alternativni stil kodiranja
30

VHDL kod sa Sl. 5-24 sadrži naredbu za deklaraciju komponente potpuni_sabirac.
Međutim, umesto da ova naredba bude uvršćena u sam kod za entitet sabirac4, ona može biti
smeštena u tzv. VHDL paket. Uopšteno govoreći, VHDL paket omogućava da se pojedine
VHDL konstrukcije dešinišu u jednom, a koriste u drugim izvornim fajlovima. Deklaracije
tipova i deklaracije komponenti su primeri konstrukcija koje se obično smeštaju u pakete.
Sa primerom korišćenja VHDL paketa za tipove podataka već smo se sreli u poglavlju X.
U poglavlju X koristili smo paket pod imenom STD_LOGIC_1164 koji sadrži definiciju tip
signala STD_LOGIC. Da bi se omogućio pristup sadržaju ovog paketa, dovoljno je u VHDL
kod uvrstiti naredbe:
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
Ove dve naredbe možemo videti i na Sl. 5-22 i Sl. 5-23, zato što se u kodu za
potpuni_sabirac i sabirac4 koristi tip STD_LOGIC. Prva naredba omogućava pristup
biblioteci koja se zove IEEE. Kao što je napomenuto u odeljku X, biblioteka predstavlja
lokaciju, ili direktorijum u fajl-sistemu računara gde je smešten paket STD_LOGIC_1164.
Kod sa Sl. 5-22 definiše paket pod imenom potpuni_sabirac_paket. Kod sa ove slike
može biti smešten u zaseban izvorni fajl, ili može biti deo istog izvornog fajla u kome se
nalazi opis entiteta potpuni_sabirac (Sl. 5-22). Sintaksa VHDL-a zahteva da deklaracija
paketa sadrži svoje vlastite iskaze LIBRARY i USE. Unutar paketa, entitet potpuni_sabirac
je definisan naredbom COMPONENT. Kompajliranjem ovog koda kreira se paket
potpuni_sabirac_paket, koji se smešta u radni direktorijum, tj. u isti direktorijum gde se
nalazi i izvorni fajl paketa.
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
PACKAGE potpuni_sabirac_paket IS
COMPONENT potpuni_sabirac
PORT (Cin,x,y : IN STD_LOGIC;
s,Cout : OUT STD_LOGIC);
END COMPONENT;
END potpuni_sabirac_paket;
Sl. 5-24 Deklaracija paketa.
Sa rasploživim paketom potpuni_sabirac_paket, komponenta potpuni_sabirac se može
kao podkolo koristiti u drugim VHDL entitetima. Dovoljno je u kod za entitet naznačiti da se
koristi paket potpuni_sabirac_paket:
LIBRARY work;
USE work.potpuni_sabirac_paket.ALL;
Biblioteka work predstavlja radni direktorijum gde je smešten VHDL kod koji definiše
paket. Ova naredba i nije neophoda, s obzirom da VHDL kompajler uvek ima pristup radnom
direktorijumu.
Na Sl. 5-25 je ilustrovano kako treba napisati VHDL kod koji koristi paket
potpuni_sabirac_paket. Kod sa Sl. 5-25 je u suštini identičan kodu sa Sl. 5-23, s tom
razlikom što sada postoji još jedna USE naredba, a iz koda za arhitekturu je izbačena naredba
za deklaraciju komponente. Kola sintetizovana na osnovu dve varijante koda biće identičana.
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE work.potpuni_sabirac_paket.ALL;
ENTITY sabirac4 IS
31

PORT (Cin : IN STD_LOGIC;
x3,x2,x1,x0 : IN STD_LOGIC;
y3,y2,y1,y0 : IN STD_LOGIC;
s3,s2,s1,s0 : OUT STD_LOGIC;
Cout : OUT STD_LOGIC);
END sabirac4;
ARCHITECTURE Struktura OF sabirac4 IS
SIGNAL c1,c2,c3 : STD_LOGIC;
BEGIN
stepen0: potpuni_sabirac PORT MAP(Cin,x0,y0,s0,c1);
stepen1: potpuni_sabirac PORT MAP(c1,x1,y1,s1,c2);
stepen2: potpuni_sabirac PORT MAP(c2,x2,y2,s2,c3);
stepen3: potpuni_sabirac PORT MAP(
Cin=>c3, Cout=>Cout, x=>x3, y=>y3, s=>s3);
END Struktura;
Sl. 5-25 Alternativni način za opis četvoro-bitnog sabirača.
5.6.1 Predstavljanje brojeva u VHDL-u
U VHDL-u, brojevi se predstavljaju kao višebitni signali. Na primer, deklaracija
SIGNAL C : STD_LOGIC_VECTOR(1 TO 3);
definiše višebitni signal C. Tip podataka STD_LOGIC_VECTOR predstavlja linearno polje,
ili vektor, podataka tipa STD_LOGIC. U VHDL žargonu, kaže se da je
STD_LOGIC_VECTOR podtip, ili izvedeni tip, tipa STD_LOGIC. Takođe, postoji sličan
podtip, BIT_VECTOR, koji odgovara tipu BIT. Prethodna deklaracija SIGNAL, definiše C
kao tro-bitni signal tipa STD_LOGIC. U VHDL kodu, signal C se može koristiti kao
kompaktna tro-bita veličina, jednostavno navodeći ime C. Ali, takođe, možemo se direktno
obraćati i svakom njegovom pojedinačnom bitu, korišćenjem imena C(1), C(2) i C(3).
Sintaksa “1 TO 3” u naredbi deklaracije višebitnog signala, kazuje da se bit najveće težine
signala C zove C(1), a bit najmanje težine C(3). Signalu C se može dodeliti tro-bitna vrednost
na sledeći način:
C

ima sledeći efekat: X(3)=1, X(2)=1, X(1)=0 i X(0)=0.
Na Sl. 5-26 je prikazana varijanta VHDL koda sa Sl. 5-25 u kojoj se koriste višebitni
signali. Ulazni portovi za sabirke, X i Y, i izlazni port za sumu, S, deklarisani su kao 4-bitni
signali. Interni signali izlaznog prenosa između stepena sabirača deklarisani su u arhitekturi u
vidu jedinstvenog, tro-bitnog vektora C.
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE work.potpuni_sabirac_paket.ALL;
ENTITY sabirac4 IS
PORT (Cin : IN STD_LOGIC;
X,Y : IN STD_LOGIC_VECTOR(3 DOWNTO 0);
S : OUT STD_LOGIC_VECTOR(3 DOWNTO 0);
Cout : OUT STD_LOGIC);
END sabirac4;
ARCHITECTURE Struktura OF sabirac4 IS
SIGNAL C : STD_LOGIC_VECTOR(1 TO 3);
BEGIN
stepen0: potpuni_sabirac PORT MAP(Cin,X(0),Y(0),S(0),C(1));
stepen1: potpuni_sabirac PORT MAP(C(1),X(1),Y(1),S(1),C(2));
stepen2: potpuni_sabirac PORT MAP(C(2),X(2),Y(2),S(2),C(3));
stepen3: potpuni_sabirac PORT MAP(C(3),X(3),Y(3),S(3),Cout);
END Struktura;
Sl. 5-26 Četvoro-bitni sabirač opisan korišćenjem višebitnih signala.
5.6.2 Aritmetičke naredbe dodele
Ako su signali X, Y i Z definisani na sledeći način:
SIGNAL X,Y,S : STD_LOGIC_VECTOR(15 DOWNTO 0);
tada, aritmetička naredba dodele:
S

END sabirac4;
ARCHITECTURE Struktura OF sabirac4 IS
BEGIN
S

tipa SIGNED. U svemu ostalom ovaj kod je identičan onome sa Sl. 5-28 i prevodi se u isto
sabiračko kolo.
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;
ENTITY sabirac4 IS
PORT (Cin : IN STD_LOGIC;
X,Y : IN SIGNED(15 DOWNTO 0);
S : OUT SIGNED(15 DOWNTO 0);
Cout,Prekoracenje : OUT STD_LOGIC);
END sabirac4;
ARCHITECTURE Struktura OF sabirac4 IS
SIGNAL Sum : SIGNED(16 DOWNTO 0);
BEGIN
Sum

(24)10, tada je B/2 = 001100 = (12)10, a B/4 = 000110 = (6)10. Slično, ako je B = 101000 = (-
24)10, tada je B/2 = 110100 = (-12)10, a B/4 = 111010 = (-6)10. Zapazimo da što je pozitivan
broj manji to ima veći broj nula levo od prve jedinice. Za negativne brojeve važi da je broj
manji, po apsolutnoj vrednosti, što ima više jedinica levo od prve nule.
Razmotrimo sada problem množenja binarnih brojeva u opštem slučaju. Za početak,
ograničićemo se na neoznačene binarne brojeve. Dva binarna broja se mogu pomnožiti
korišćenjem iste procedure koja se koristi za množenje decimalnih brojeva. Na Sl. 5-30a je
ilustrovano kako se mogu ručno pomnožiti dva 4-bitna broja. Množenik se pojedinačno
množi svakom cifrom množenika, počev od cifre najmanje težine množioca. Ovako dobijeni
parcijalni proizvodi se zapisuju jedan ispod drugog tako da je svaki naredni parcijalni
proizvod pomeren za jednu cifarsku poziciju na levo u odnosu na predhodni. Zbir ovako
pomerenih parcijalnih proizvoda daje konačni proizvod. Uočimo da je u kontekstu binarnih
brojeva, množenje broja B bitnom b trivijalno: ako je b=1, proizvod je B; ako je b=0,
proizvod je 0. Takođe, uočimo da je u primeru sa Sl. 5-30a, konačni proizvod 8-bitni. U
opštem slučaju, proizvod n-bitnog i m-bitnog broja daje (n+m)-bitni proizvod.
(a) ručno množenje
(b) množenje prilagođeno hardverskoj realizaciji
Sl. 5-30 Množenje neoznačenih brojeva.
Procedura koja se koristi za ručno množenje, može se iskoristi za realizaciju kola
digitalnog množača. Međutim, umesto da se najpre kreiraju svi parcijalni proizvodi, a zatim
saberu, kao što se to radi kod ručnog množenja, za hardversku realizaciju množača pogodnije
je baratati jednim parcijalnim proizvodom, koji će se inicijalno postaviti na 0, a zatim na
tekući parcijalni proizvod redom dodavati pomerene verzije množenika onako kako se one
kreiraju. Neka su množenik, množilac i proizvod redom označeni kao: M=m3m2m1m0,
Q=q3q2q1q0 i P=p7p6p5p4p3p2p1p0. U prvom koraku, ispituje se bit q0. Ako je q0=1, M se
dodaje na parcijalni proizvod koji je inicijalno postavljen na 0. Ako je q0=0, na inicijalni
parcijalni proizvod se dodaje 0. Ako je q1=1, tada na parcijalni proizvod treba dodati 2×M.
Vrednost 2×M se dobija pomeranjem broja M za jednu poziciju na levo. Slično, ako je q2=1,
na parcijalni proizvod treba dodati 4×M, i ako je q3=1, na parcijalni proizvod treba dodati
8×M. Na taj način, nakon četiri obavljena sabiranja, parcijalni proizvod ima vrednost
konačnog proizvoda.
Jedna moguća hardverska realizacija množača, koja se oslanja na opisanu proceduru, je
tzv. sekvencijalni množač. Ovo kolo bi koristilo jedan 8-bitni sabirač koji bi redom, tj.
sekvencijalno, obavljao sva potrebna sabiranja. Mogućnost da se množač realizuje pomoću
36

samo jednog sabirača je atraktivna sa stanovišta cene. Međutim, iz istog razloga, ovakim
pristupom dobili bi smo relativno sporo rešenje. Mnogo brže kolo se može ralizovati ako se
umesto jednog, za sabiranje parcijalnih proizvoda koristi više sabirača. Upravo će jedno
takvo rešenje biti opisano u nastavku.
5.7.1 Matrični množač neoznačenih brojeva
Na Sl. 5-30b, na jednom konkretnom primeru, ilustrovana je postupak množenja koji se
može realizovati pomoću više sabirača. U svakom koraku, za izračunavanje novog
parcijalnog proizvoda koristi se poseban 4-bitni sabirač. Uočimo da bitovi najmanje težine
parcijalnih proizvoda nisu obuhvaćeni narednim sabiranjima, tako da mogu biti direktno
uključeni u konačni proizvod, kao što je naznačeno strelicama.
Brzo kolo za množenje može se projektovati korišćenjem matrične strukture koja je slična
rasporedu bitova sa Sl. 5-30b. Razmotrimo slučaj 4x4, gde su množilač M=m3m2m1m0 i
množenik Q=q3q2q1q0. Parcijalni proizvod 0, PP0=pp03pp02pp01pp00, može se generisati
primenom AND operacije između bita q0 i svakog pojedinačnog bita množenika M:
PP0 = m3q0 m2q0 m1q0 m0q0
Parcijalni proizvod 1, PP1, se generiše tako što se najpre obavi AND operacija između
bita q1 i M, a zatim dobijeni rezultat sabere sa PP0:
Slično, parcijalni proizvod 2, PP2, se dobija kada se na PP1 doda q2 AND M, i td.
Kolo koje realizuje prethodnu operaciju organizovano je u vidu matrice, ili polja
elementarnih blokova, kao što je prikazano na Sl. 5-31a. U polju postoje dva tipa blokova. Na
Sl. 5-31b prikazana je unutrašnja struktura blokova iz prve vrste, dok je na Sl. 5-31c
prikazana struktura blokova koji čine drugu i treću vrstu.
Uočimo da se u strukturi sa Sl. 5-31, pomerene verzije množenika dobijaju
prosleđivanjem bitova mi dijagonalno kroz blokove. Takođe, uočimo da potpuni sabirači iz
svake vrste formiraju sabirač sa rednim prenosom. U prvoj vrsti formiraju se i sabiraju q0×M
i 2×q0×M. Tako dobijeni parcijalni proizvod PP1 se u drugoj vrsti sabira sa 4×q0×M, što
daje PP2. Konačno, u trećoj vrsti, sabiranjem PP2 i 8×q0×M generiše se konačni proizvod,
P.
U opštem slučaju, matrični množač n×m ima m-1 vrstu od po n blokova, tj. n blokova
tipa 1 (Sl. 5-31b) i n(m-1) blokova tipa 2 (Sl. 5-31c).
37

5.7.2 Množenje označenih brojeva
(a) struktura kola
Sl. 5-31 Kolo množača 4 x 4.
Množenje označenih decimalnih brojeva obavlja se po poznatom pravilu: najpre se
pomnože magitude činioca, a zatim se odredi znak proizvoda; proizvod je pozitivan ako su
činioci istog, a negativan ako su činioci različitog znaka. Ovo pravilo je pogodno zato što
množenje označenih svodi na množenje neoznačenih brojeva, ali može se direktno primeniti
na binarne brojeve samo ako su oni predstavljeni u obliku znak-magnituda. Međutim, ako
baratamo sa brojevima u dvojičnom komplementu, neophodno je najpre konvertovati činice u
oblik znak-magnituda, zatim pomnožiti magnitude, kao neoznačene brojeve, i odrediti znak
proizvoda. Konačno, rezultat koji je u obliku znak-magnituda treba konvertovati u oblik
dvojičnog komplementa.
Na Sl. 5-32a je prikazana struktura množača n-bitnih brojeva u dvojičnom komplementu
koji koristi prethodno opisanu proceduru. Za razliku od neoznačenih brojeva, gde proizvod
dva n-bitna broja generiše 2n-bitni proizvod, proizvod dva n-bitna broja predstavljena u
dvojičnom komplementu daje 2n-1 bitni rezultat. To je zato što magnitudu označenog nbitnog
broja čine n-1 bita, pa je proizvod dve takve magnitude 2(n-1)-bitni broj, koji proširen
bitom znaka, postaje (2n-1)-bitni broj. Kola za pre-komplementiranje određuju magnitude
38

činioca. Ako je bit znaka činioca xn-1=0, tj. činilac je pozitivan, na izlazu kola za prekomplementiranje
javlja se identična vrednost kao na njegovom ulazu; ako je bit znaka 1, tj.
činilac je negativan, kolo za pre-komplementiranje generiše dvojični komplement od (xn-2, xn-
3, ..., x0). Matrični množač neoznačenih brojeva množi (n-1)-bitne magnitude i generiše (2n-
2) bitnu magnitudu proizvoda. Znak proizvoda, bit p2n-2, određuje se na osnovu znaka činilaca
pomoću XOR gejta, p2n-2=xn-1 ⊗ yn-1. Kolo za post-komplementiranje, generiše dvojični
komplement magnitude proizvoda, ako je p2n-2=1. Struktura blokova za pre- i postkomplementiranje
je identična onoj sa Sl. 5-32b, stim razlikom što kola za prekomplementiranje
sadrže n-1, a kolo za post-komplementiranje 2n-2 razreda. Kao što znamo,
dvojični komplement se određuje tako što se na komplement broja doda jedinica.
Komplementiranje se obavlja pomoću XOR kola, dok je se za dodavanje 1 koristi sabirač sa
1, ili kolo za inkrementiranje. Za razliku od binarnog sabirača koji se sastoji od niza redno
povezanih potpunih sabirača, kolo za inkrementiranje se sastoji od niza redno povezanih
polu-sabirača. Polusabirač na poziciji najmanje težine sabira bit najmanje težine ulaznog
broja sa 1. Polu-sabirači na preostalim pozicijama služe da bi se eventuali prenos iz pozicije
najmanje težine preneo na sledeće pozicije veće težine. Dakle, za kolo sa Sl. 5-32b važi: ako
je z=0, tada je B=A; ako je z=1, tada je B=A’+1.
(a) blok dijagram
39

(b) kolo za komplementiranje
Sl. 5-32 Množač označenih brojeva.
Treba napomenuti da kola za pre- i post-komplementiranje povećavaju ukupno kašnjenje
množača. Iz tog razloga, za množenje označenih brojeva veću primenu nalaze matrični
množači, koji su projektovani tako da direktno množe brojeve u dvojičnom komplementu.
Međutim, izučavanje ovakvih struktura prevazilazi okvire osnovnog kursa digitalne
elektronike i stoga one neće biti razmatrani u ovoj knjizi.
5.8 Specifični formati za predstavljanje brojeva
U prethodnim odeljcima bavili smo se isključivo celim binarnim brojevima
predstavljenim u pozicionom brojnom sistemu. Međutim, kod digitalnih sistema u upotrebi su
i neki drugi, specifični formati za predstavljanje brojeva. U ovom odeljku ukratko ćemo se
upoznati sa tri takva formata: brojevi u fiksnom zarezu, brojevi u pokretnom zarezu i
binarno-kodirani decimalni brojevi.
5.8.1 Brojevi u fiksnom zarezu
Kod nekih aplikacija, zahteva se manipulacija brojevima koji nisu celobrojnog tipa. Jedno
rešenje je korišćenje brojeva u fiksnom zarezu. Broj u fiksnim zarezom, se sastoji iz celog i
razlomljenog dela. Ovakav broj se zapisuje u pozicionom brojnom sistemu na sledeći način:
B = bn-1bn-2...b1b0 . b-1b-2...b-k
Pozicije levo od tačke, definišu ceo, a desno od tačke razlomljni deo broja. Težine
pozicija u razlomljenom delu su negativni stepeni osnove brojnog sistema. U binarnom
brojnom sistemu, vrednost broja B iznosi:
V ( B)
=
∑ − n 1
i
i=
−k
b × 2
i
Prevođenje razlomljenog binarnog broja u decimalni ekvivalent je trivijalno i obavlja se
primenom prethodne jednačine, pri čemu se sve operacije obavljaju u decimalnom brojnom
sistemu. Na primer, decimalni ekvivalent broja (1101.101)2 iznosi:
(1101.101)2 = (1×2 3 + 1×2 2 + 0×2 1 + 1×2 0 + 1×2 -1 + 0×2 -2 + 1×2 -3 )10
= (8 + 4 + 1 + 1/2 + 1/8)10
= (13 + 0.5 + 0.125)10
40

= (13.562)10
Prevođenje decimilanog broja sa tačkom u binarni broj obuhvata nezavnisno prevođenje
celog i razlomljenog dela. Celi deo se prevodi na način koji je opisan u odeljku 5.1.1, tj.
uzastopnim deljenjem sa 2 i izdvajanjem ostatka. Slično, razlomljeni deo se prevodi u binarni
ekvivalent uzastopnim množenjem sa 2 i izdvajanjem celobrojnog dela iz dobijenog
proizvoda. Neka razlomljeni decimalni broj D=0.d-1d-2 ... d-m, vrednosti V, treba konvertovati
u binarni broj B=0.b-1b-2 ... b-k. Znači, treba odrediti bitove b-1, b-2, ..., b-k, tako da važi:
V = b-1×2 -1 + b-2×2 -2 + ... + b-k×2 -k
Ako V pomnožimo sa 2, dobićemo:
2×V= b-1×2 0 + b-2×2 -1 ... + b-k×2 -(k-1)
Celobrojni deo ovog množenja je b-1, a razlomljeni b-2×2 1 ... + b-k×2 -(k-1) , tj. 0.b-2b-3...b-k.
Znači, ako množenjem polaznog decimalnog broja dobijemo kao celobrojni deo 0, važi b-1=0,
a ako dobijemo 1, važi b-1=1. Množenjem dobijenog razlomljenog broja sa 2, kao celobrojni
deo dobićemo b-2, a novi razlomljeni broj biće je: 0.b-3b-4...b-k. Ako nastavimo da množimo
novi razlomljeni broj sa 2 i određujemo po jedan bit u svakom koraku, dobićemo sve bitove
binarnog broja. Ovaj postupak se nastavlja sve dok razlomljeni broj ne postane jednak 0.
Primer. 5-6 Odrediti binarni ekvivalent decimalnog broja 14.703125.
Odgovor: Celobrojni deo zadatog decimalnog broja je (14)10, a razlomljeni (0.703125)10.
Na poznati način nalazimo binarni ekvivalent celog dela:
(14)10 = (1110)2
Da bi smo našli binarni broj koji odgovara razlomljenom delu, primenjujemo prethodno
opisanu proceduru konverzije:
0.703125 × 2 = 1.40625 ⇒ b-1=1
0.40625 × 2 = 0.8125 ⇒ b-2=0
0.8125 × 2 = 1.625 ⇒ b-3=1
0.625 × 2 = 1.25 ⇒ b-4=1
0.25 × 2 = 0.5 ⇒ b-5=0
0.5 × 2 = 1.0 ⇒ b-6=1
Dakle, (14.703125)10 = (1110.101101)2
Kao što znamo iz elementrane matematike, racionalan broj je onaj koji iza tačke ima
konačan broj cifara. Broj sa beskonačnim brojem cifara iza tačke je iracionalan. Prevođenjem
racionalnog binarnog broja u decimalni brojni sistem uvek se dobija racionalni decimalni
broj. Međutim, prilikom obrunute konverzije, neki brojevi koji su u decimalnom sistemu
racionalni u binarnom sistemu postaju iracionalni.
Primer. 5-7 Odrediti binarni ekvivalent decimalnog broja 0.55.
Odgovor:
0.55 × 2 = 1.1 ⇒ b-1=1
0.1 × 2 = 0.2 ⇒ b-2=0
41

0.2 × 2 = 0.4 ⇒ b-3=0
0.4 × 2 = 0.8 ⇒ b-4=0
0.8 × 2 = 1.6 ⇒ b-5=1
0.6 × 2 = 1.2 ⇒ b-6=1
0.2 × 2 = 0.4 ⇒ b-7=0
0.4 × 2 = 0.8 ⇒ b-8=0
...
Proces konverzije možemo nastaviti u nedgled, ali uslov kraja (razlomljeni deo jednak
nuli), nikada neće biti ispunjen. Pažljivim analizom procesa konverzije možemo uočiti da
će se u nastavku konverzije neprekidno ponavljati sekvenca razlomnjenih brojeva 0.2,
0.4, 0.8, 0.6. Dakle,
(0.55)10 = (0.10)2, gde uglaste zagrade obuhvataju binarnu sekvencu koja se
neprekidno ponavlja, do u beskonačnost.
Pošto digitalni sistemi mogu baratati samo brojevima ograničene dužine, konverzija mora
biti prekinuta kada se prekorači raspoloživi broj bitova, što naravno unosi grešku. Na primer,
ako je u primeru Primer. 5-7 broj bitova za predstavljanje razlomljenog dela ograničen na
osam, decimalni broj 0.55 u digitalnom sistemu koji radi sa brojevima u fiksnom zarezu, će
biti predstavljen sa: (0.10001100)2, što ustvari odgovara decimalnom broju (0.546875)10.
Digitalna kola koja barataju brojevima u fiksnom zarezu su u suštini ista kao i ona koja se
koriste za celobrojne binarne brojeve, pa ih iz tog razloga nećem posebno razmatrati.
5.8.2 Brojevi u pokretnom zarezu
Opseg brojeva u fiksnom zarezu ograničen je brojem značajnih cifara koje se koriste za
predstavljanje broja. Na primer, ako za predstavljanje celih decimalnih brojeva koristimo 8
cifara i znak, opseg vrednosti koje se mogu predstaviti je 0 do ±999999999. Ako osam cifara
koristimo za predstavljanje razlomljenog dela, tada je opseg, obuhvaćen ovakvom
reprezentacijom, od 0.0000001 do ±0.99999999. Međutim, kod mnogih tehničkih i naučnih
primena, često je neophodno baratati brojevima koji su ili veoma veliki ili veoma mali.
Umesto da koristimo reprezentaciju u fiksnom zarezu sa velikim brojem značajnih cifara,
bolje rešenje je koristiti reprezentaciju u pokretnom zarezu. Broj u pokretnom zarezu je
predstavljen manitsom, koja sadrži značajne cifre, i eksponentom osnove R. Format ovog
zapisa je sledeći:
manisa×R eksponent (5.6)
Brojevi se obično normalizuju, tako da je tačka u mantisi uvek postavljena desno od prve
nenulte cifre, kao na primer, 5.341×10 42 ili 3.982×10 -31 . Dakle, broj u formatu pokretnog
zareza se predstavlja parom (eksponent, mantisa), a pri tome se vrednost broja izračunava
shodno izrazu (5.6).
Binarna reprezentacija brojeva u formatu pokretnog zareza standardizovana je od strane
organizacije IEEE. Ovaj standard definiše dva formata: obična (ili jednostruka) preciznost i
dvostruka preciznost. Na Sl. 5-33 su prikazani oblici oba formata.
42

Jednostruka preciznost
(a) jednostruka preciznost
(b) dvostruka preciznost
Sl. 5-33 IEEE formati brojeva u pokretnom zarezu.
Format jednostruke preciznosti prikazan je na Sl. 5-33a. Krajnji levi bit je bit znaka; 0
ukazuje na pozitivan, a 1 na negativan broj. 8-bitno polje E sadrži vrednost eksponenta, a 23bitno
polje M vrednost mantise. Eksponent može biti kako pozitivan tako i negativan. Umesto
da se eksponent kodira kao 8-bitni označeni broj, što bi omogućilo predstavljanje vrednosti
eksponenta u opsegu -127 do +127, za kodiranje eksponenta, kod IEEE standarda se koristi
format “višak-127”. U ovom formatu, sadržaj polja E predstavlja zbir vrednosti stvarnog
eksponenta i broja 127, tj. važi:
eksponent = E – 127.
Kodiranje eksponent u formatu “višak-127” se koristi kako bi se pojednostavile operacije
sabiranja i oduzimanja brojeva u pokretnom zarezu. Mogu se sabirati/oduzimati samo brojevi
koji imaju isti eksponent. Ako se eksponenti razlikuju, njihova razlika se komponzuje
pomeranjem mantisa. Na primer, neka je potrebno sabrati brojeve 5×10 1 i 5×10 -1 . Najpre je
potrebno izjednačiti eksponente. To se može uraditi tako što će se broj 5×10 1 napisati u
obliku 500×10 -1 , odnosno tako što će se mantisa ovog broja pomeriti za dve pozicije u levo.
Sabiranje daje rezultat 505×10 -1 . Konačno, rezultat se normalizuje na oblik 5.05×10 1 .
Kodiranje eksponenta u formatu “višak-127” omogućava da se eksponenti mogu lako
porediti. S obzirom da je E uvek pozitivan broj, poređenje dva eksponenta se svodi na
poređenje dva 8-bitni neoznačena cela brojeva. Dakle, opseg vrednosti polja E je 0 do 255.
Pri tome, krajne vrednosti 0 i 255 imaju posebno značenje. Vrednost E=0 ukazuju na broj čija
je vrednost 0 (“čista nula”); dok E=255 ukazuje na beskonačno veliku vrednost. Izuzimajući
ova dva specijalna sučaja, normalni opseg eksponenta brojeva u jednostrukoj preciznosti je -
126 do +127, što odgovara opsegu vrednosti u polju E od 1 do 254.
Mantisa se predstavlja sa 23 bita. IEEE standard podrazumera normalizovanu mantisu,
što znači da je bit najveće težine mantise uvek jednak 1. Zbog toga, ovaj bit može biti
izostavljen iz zapisa mantise. Na taj način se efektivni broj bitava mantise povećava za jedan.
Naime, ako je M binarna sekvenca u polju mantise, tada je stvarna vrednost mantise 1.M, što
odgovara 24-bitnoj mantisi. Shodno tome, u formatu sa Sl. 5-33a moguće je predstaviti
brojeve:
Vrednost = ±1.M×2 E-127
43

Dužina polja mantise od 23 bita omogućava predstavljanje brojeva sa preciznošću koja
odgovara preciznosti od oko 7 decimalnih cifara. Opseg eksponenta, 2 -126 do 2 127 , približno
odgovara opsegu 10 ±38 .
Dvostruka tačnost
Format za predstavljanje brojeva u pokretnom zarezu dvostruke tačnosti prikazan je na Sl.
5-33b. Kao što se može videti, format dvostuke tačnosti koristi 64 bita, a u odnosu na
jednostruku tačnost prošireni su i eksponent i mantisa. Time je pokriven daleko veći opseg i
ostvarena veća preciznost brojeva. Polje za eksponent ima 11 bita i sadrži vrednost
eksponenta izraženu u formatu “višak-1023”, tako da važi:
eksponent = E – 1023
Opseg za E je od 0 do 2047, pri čemu se, kao i kod jednostruke tačnosti, E=0 i E=2047
koriste za predstavljanje vrednosti nula i beskonačno. Time je opseg eksponenta ograničen na
od 1-1023 = -1022 do 2046 – 1023 = 1023.
Mantisa ima 52 bita. Pošto se podrazumeva normalizovana mantisa, sadržaj ovog polja
ukazuje na mantisu oblika 1.M. Dakle, vrednost broja u pokretnom zarezu koje je
predstavljen u formatu dvostruke tačnosti iznosi:
Vrednost = ±1.M×2 E-1023
Format dvostruke tačnosti omogućava predstavljanje brojeva koji imaju preciznost od oko
16 decimalnih cifara i opseg od oko 10 ±308 .
Aritemtičke operacije nad brojevima u pokretnom zarezu su značajno složenije od
operacija nad označenim celim brojevima. Problematika projektovanja aritmetičkih kola za
rad sa brojevima u pokretnom zarezu neće biti razmatarana u ovoj knjizi.
5.8.3 Binarno kodirani decimalni brojevi
Digitalni sistemi najefikasnije manipulišu binarnim brojevima. Aritmetička kola za
binarne brojeve su relativno jednostavna i brza. Međutim, ljudi su naviknuti da koriste
decimalne brojeve. Kada postoji potreba da se u digitalni sistem unesu numerički podaci,
čoveku je lakše da numeričke vrednosti unese u decimalnom obliku, na primer, preko
decimalne tastature. Slično, kada digitalni sistem treba da saopšti neki numerički podatak,
čovek očekuje da vidi decimalni broj, na primer, na displeju za prikaz decimalnih brojeva.
Međutim, to znači da se ulazna i izlazna reprezentacija brojeva razliku od reprezentacije koja
se koristi za interna izračunavanja. To dalje za sobom povlači potrebu da se obavi konverzija
iz jednog u drugi oblik. U vremenu od pre nekoliko decenija, kada tehnologija proizvodnje
digitalnih kola nije bila na nivou na kome je danas i kada kola kao što su mikrokontroleri ili
FPGA čipovi nisu bila dostupna, konverzija iz decimalnog u binarni oblik zahtevala je
ugradnju u sistem, za to vreme, složenih i skupih kola. Tipičan primer ovakvog uređaja je
ručni kalkulator. Kako bi se problem ulazne i izlazne konverzije eliminisao ili barem ublažio,
ne retko se koristio princip po kome su i interna izračunavanja unutar kalkulatora obavljana
direktno nad decimalnim brojevima. Decimalni brojevi se mogu predstaviti unutar digitalnog
sistema tako što će svaka decimalna cifra biti kodirana jednom specifičnom sekvencom
bitova. Pošto postoji 10 decimalnih cifara, da bi se one kodirale neophodna su barem 4 bita.
Na primer, možemo usvojiti da binarna sekvenca 0000 predstavlja decimalnu cifru 0, binarna
sekvenca 0001 decimalnu cifru 1, sekvenca 0010 predstavlja cifru 2 i td. Ovakva način
predstavljanja brojeva se zova binarno-kodirana decimalna (BCD) reprezentacija. Binarne
sekvence koje zamenjuju decimalne brojeve zovu se binarno-kodirane decimalne cifre.
Kodiranje decimalnih cifara
44

U opštem slučaju, n-bitna sekvenca kod koje različite kombinacije bitova predstavljaju
različite cifre, brojeve ili neku drugu informaciju ili podatke, zove se kod. Jedna konkretna nbitna
kombinacija zove se kodna reč. Na primer, postoji ogroman broj načina kako se
decimalnim ciframa mogu pridružiti četvorobitne sekvence. Svaki od ovih načina predstavlja
jedan kod. U tabeli sa Sl. 5-34 navedene su četiri najčešće korišćena decimalna koda. BCD
kod je verovatno najprirodniji decimalni kod, zato što su u ovom kodu decimalne cifre 0 do 9
kodirane njihovim 4-bitnim neoznačenim binarnim reprezentacijama, 0000 do 1001. U BCD
kodu kombinacije 1010 do 1111 su neiskorišćene. BCD kod je težinski kod sa težinama
bitskih pozicija 8, 4, 2 i 1. Zato se ovaj kod zove još i kod ˝8421˝. Slično, kod ˝2421˝ je
težinski decimalni kod sa težinama bitskih pozicija 2, 4, 2 i 1. Na primer, decimalna cifra 7 u
ovom kodu se kodira sa 1101, zato što važi 7 = 1×2 + 1×4 + 0×2 + 1×1. Kod ˝2421˝ je
takođe i auto-komplementarni kod, zato što komplement koda cifre A, takođe predstavlja
kodnu reč i to cifre 9-A. U decimalnom brojnom sistemu cifra A’=9-A se zove komplement
najveće cifre cifre A. Kod “višak 3” je takođe auto-komplementarni kod. Između koda “višak
3” i koda BCD postoji jednostavna aritmetička relacija – kodna reč za datu cifru u kodu
“višak 3” odgovara kodnoj reči u BCD kodu uvećanoj za (0011)2. Decimalni kodovi mogu
imati i više od 4 bita. Na primer, bikvadratni kod koristi 7 bitova. Prva dva bita ukazuju da li
je cifra iz opsega 0-4 ili 5-9, dok poslednjih 5 bitova ukazuje na jednu od 5 cifara u
izabranom opsegu. Jedna potencijalna prednost kodova sa većim brojem bitova od minimalno
potrebnog ogleda se u mogućnosti detekcije grešaka. Na primer, u bikvadratom kodu,
promena vrednosti bilo kog bita u bilo kojoj kodnoj reči menja tu kodnu reč u binarnu
kombinaciju koja ne odgovara ni jednoj drugoj kodnoj reči. Dakle, proverom ispravnosti
kodnih reči možemo zaključiti da li je u prenosu ili obradi informacije kodirane u datom kodu
došlo do greške. Bikvadrati kod od svih mogućih 128 7-bitnih kombinacija, za kodne reči
koristi samo 10; sve ostale su pogrešne. Što je broj bitova veći to je veći i broj neiskorišćenih
binarnih kombinacija, a time i mogućnost da eventualna greška ostane neprimećena manja.
Konačno, kod “1-od-10” koristi čak 10 bita, tj. samo 10 od mogućih 1024 binarnih
kombinacija. Svaka kodna reč u ovom kodu, sadrži samo jednu 1, a decimalna cifra je
kodirana pozicijom jedinice.
Decimalna cifra BCD (8421) 2421 Višak 3 Bikvadratni kod 1-od-10
0 0000 0000 0011 0100001 1000000000
1 0001 0001 0100 0100010 0100000000
2 0010 0010 0101 0100100 0010000000
3 0011 0011 0110 0101000 0001000000
4 0100 0100 0111 0110000 0000100000
5 0101 1011 1000 1000001 0000010000
6 0110 1100 1001 1000010 0000001000
7 0111 1101 1010 1000100 0000000100
8 1000 1110 1011 1001000 0000000010
9 1001 1111 1100 1010000 0000000001
Nekorišćene binarne kombinacije:
1010 0101 0000 0000000 0000000000
1011 0110 0001 0000001 0000000011
1100 0111 0010 0000010 0000000101
1101 1000 1101 0000011 0000000110
1110 1001 1110 0000100 0000000111
1111 1010 1111 ... ...
Sl. 5-34 Decimalni kodovi.
45

Sabiranje BCD cifara
Postupak sabiranja dve BCD cifre komplikuje činjenica da njihov zbir može biti veći od
9, što zahteva naknadnu korekciju rezultata. Neka su X=x3x2x1x0 i Y=y3y2y1y0 dve BCD cifre i
S=s3s2s1s0 BCD cifra njihovog zbira, S=X+Y. Očigledno, ako je X+Y≤9, tada se sabiranje
BCD cifara svodi na sabiranje neoznačenih 4-bitnih brojeva. Ali, ako je X+Y>9, rezultat će
zahtevati dve BCD cifre. Uz to, suma koju daje 4-bitni sabirač, interpretirana kao BCD cifra,
može biti pogrešna.
Postoje dva slučaja kada treba obaviti korekciju rezultata: (a) suma je veća od 9 i manja
ili jednaka 15 (ne postoji izalazni prenos iz 4-bitnog sabirača) i (b) suma je veća od 15
(postoji izlazni prenos iz 4-bitnog sabirača). Na Sl. 5-35 su ilustrovana ova dva slučaja.
Sl. 5-35 Sabiranje BCD cifara.
U prvom slučaju, 4-bitno sabiranje daje 7+5=12=Z. Da bi se dobio korektan BCD
rezultat, neophodno je generisati S=2 i izlazni prenos 1. Korekcija koju treba izvršiti nad
rezultatom binarnog sabiranja, nameće se na osnovu činjenice da se 4-bitno binarno sabiranje
obavlja po modulu 16, dok se decimalno sabiranje obavlja po modulu 10. Znači, ako je
rezultat veći od 9, korektna decimalna cifra se može dobiti dodavanjem broja 6 na rezultat
binarnog sabiranja. Drugi primer sa slike, pokazuje šta se dešava ako je X+Y>15. U ovom
slučaju četiri bita najmanje težine vrednosti Z predstavljaju cifru 1, što je pogrešano.
Međutim, sada izlazni prenos postoji, a njegova vrednost je 16. Ponovo, dodavanjem broja 6
na sumu Z dobijamo korektan rezulta. Znači, izračunavanje koje je potrebno obaviti da bi se
izračunao zbir dva BCD broja obuhvata sledeće aktivnosti:
Z = X + Y
Ako je Z≤9, tada S=Z i izlazni_prenos = 0
Ako je Z>9, tada S=Z+6 i izlazni_prenos = 1
Na Sl. 5-36 je prikazan blok dijagram jedno-bitnog BCD sabirača koji je zasnovan na
prehodnom razmatranju. Prikazano rešenje koristi dva 4-bitna sabirača, jedan se koristi za
inicijalno binarno sabiranje BCD cifara, a drugi za korekciju rezultata. Blok koji detektuje da
li je Z>9 generiše izazni signal Korekcija ako je rezultat inicijalnog binarnog sabiranja veći
od 9. Signal Korekcija upravlja multiplikserom, tako da kroz multiplekser prolazi vrednost 6,
ako je potrebno obaviti korekciju; u suprotnom, ako korekcija nije potrebna, kroz
multiplekser prolazi vrednost 0. Na taj način, na izlazu kola dobojamo S=Z+0, ako je
Korekcija=0, odnosno S=Z+6 i izlazni_prenos cout=1, ako je Korekcija=1.
46

VHDL opis BCD sabirača
Sl. 5-36 Blok-dijagram jednobitnog BCD sabirača.
Na Sl. 5-37 prikazan je VHDL kod jednobitnog BCD sabirača. Ulazi X i Y definisani su
kao četvro-bitni brojevi. Izlaz za sumu, S, definisan je kao peto-bitni broj, kod koga se izlazni
prenos javlja na poziciji S4, dok se suma generiše na bitovima S3-0. Rezultat binarnog
sabiranja, Z, je takođe definisan kao peto-bitni broj. Kao što je ranije napomenuto, VHDL
zahteva da barem jedan od operanada u aritmetičkoj operaciji ima isti broj bita kao i rezultat.
Ovaj zahtev objašnjava zašto je u izrazu Z9. Ako je ovaj
uslov ispunjen, naredba dodeljuje vrednost 1 signalu Korekcija; u suprotom, signal Korekcija
dobija vrednost 0.
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY BCD IS
PORT (X,Y : IN STD_LOGIC_VECTOR(3 DOWNTO 0);
S : OUT STD_LOGIC_VECTOR(4 DOWNTO 0));
END BCD;
ARCHITECTURE Ponasanje OF BCD IS
SIGNAL Z : STD_LOGIC_VECTOR(4 DOWNTO 0);
SIGNAL Korekcija : STD_LOGIC;
BEGIN
Z

Korekcija 9 ELSE '0';
S

Oduzimanje BCD brojeva može se ostvariti primenom koncepta komplementa osnove.
Kao što za baratanje negativnim binarnim brojevima koristimo dvojični komplement, tako za
baratanje negativnim decimalnim brojevima možemo koristiti reprezentaciju u komplementu
cifre 10.
5.9 ASCII karakter kod
U prethodnim odeljcima ovog poglavlja upoznali smo se sa različitim načinima za
predstavljanje numeričkih podataka kod digitalnih sistema. Međutim, digitalni sistemi ne
moraju isključivo da manipulišu numeričkim podacima. Šta više, većina podataka koje
obrađuju savremeni računari i nije numeričke prirode. Najčešće korišćeni tip nenumeričkih
podataka je tekst. Tekst čini niz karaktera iz nekog karakter seta. U računaru se svaki
karakter predstavlja određenom sekvencom bitova, shodno usvojenoj konvenciji, ili
standardu.
Najčešće korišćeni karakter kod je ASCII (American Standard Code for Information
Interchange). ASCII kod je definisan tabelom sa slike. ASCII kod koristi 7-bitne sekvence za
predstavljanje 128 različitih karaktera. Deset karaktera su decimalne cifre 0 do 9. Uočimo da
kod svih 10 cifara tri viša bita uvek imaju istu vrednost, b6b5b4=011, a da se pojedinačne cifre
idntifikuju nižim bitovima, b3-0. Velika i mala slova su kodirana na način koji olakšava
sortiranje tekstualnih informacija. Numeričke vrednosti kodova za slova A do Z čine niz
uzastopnih brojeva. Na taj način, sortiranje slova (ili reči) se postiže prostim aritmetičkim
poređenjem kodnih reči koje predstavljaju slova.
Slova abecede i brojevi jednim imenom se zovu alfanumerički karakteri. Osim
alfanumeričkih karaktera, ASCII kod sadrži interpukcijske znake, kao što su ! i ?, često
korišćene simbole, kao što su % i #, i skup upravljačkih karaktera.
U računarskim sistemima, upravljački karakteri se koriste ze potrebe prenosa podataka
između različitih uređaja, kao što su štampači i displeji, i za druge ne-tekstualne namene. Na
primer, karakter označen u ASCII tabeli kao CR (Carriage Return) ukazuje da ispisivanje
teksta na displeju ili štampaču treba nastaviti u novom redu.
ASCII kod se prevashodno koristi za kodiranje tekstualnih informacija. Ovaj kod nije
pogodan za reprezentaciju brojeva koji se kao operandi koriste u aritmetičkim operacijama.
Ako ipak postoji potreba za tim, najbolje je najpre konvertovati ASCII-kodirane brojeve u
binarnu reprezentaciju, pa tek onda primeniti aritmetičku operacije.
ASCII standard koristi 7 bita za kodiranje karaktera. Međutim, u računarskim sistemima,
prirodnija veličina je 8 bita ili jedan bajt. Postoje dva uobičajena načina kako se ASCII
kodirani karakteri mogu proširiti na veličinu jednog bajta. Prvi način je postaviti osmi bit, b7,
na 0. Drugi način je iskoristiti ovaj dodatni bit za indikaciju parnosti preostalih 7 bitova, tj.
naznačiti da li je ukupan broj jedinica u 7-bitnom kodu paran ili neparan.
Koncept parnosti se široko primenjuje kod digitalnih sistema za ispitivanje ispravnosti
prenosa podataka. U toku prenosa digitalne informacije iz jedne tačke u neku drugu, moguće
pomoću veza (žica) velike dužine, uvek postoji mogućnost da pojedini bitovi budu narušeni.
Na primer, pod uticajem električnih smetnji ili nekog drugog poremećaja, može se desiti da
predajnik pošalje bit čija je vrednost 1, a da prijemnik primi vrednost 0. Pretpostavimo da se
informacija koja se prenosi sastoji iz niza podataka, a da svaki podatak čine n bita.
Najjednostavniji mehanizam za proveru ispravnosti prenosa podrazumeva da se na predajnoj
strani svakom podatku pridoda jedan bit, p, koji će ukazivati na parnost n-bitnog podatka.
Postoje dva tipa parnosti. Kod parne-parnosti, vrednost bita p se određuje tako da ukupan
broj jedinica u (n+1)-bitnoj sekvenci (n-bita podataka i jedan bit parnosti) bude paran. Kod
49

neparne-parnosti, bit p se postavlja tako da ukupan broj jedinica bude neparan. Bit parnosti
se prenosi zajedno sa podatkom, a na prijemnoj strani se određuje parnost primljene (n+1)bite
sekvence i proverava da li je ona ispravna.
Za generisanje i proveru parnosti mogu se koristiti XOR gejtovi. Na primer, bit parneparnosti
4-bitnog podatka x3x2x1x0 određen je sledećom logičkom funkcijom:
p= x3 ⊕ x2 ⊕ x1 ⊕ x0
Na prijemnoj strani provera se obavlja uz pomoć funkcije:
c = p ⊕ x3 ⊕ x2 ⊕ x1 ⊕ x0
Ako je c=0, parnost primljenih bitova je ispravna. Ako je c=1, izvesno je da je došlo do
greške u prenosu. Uočimo da uslov c=0 ne garantuje da je primljeni podatak ispravan. Ako
su u toku prenosa dva ili bilo koji paran broj bitova promenili svoje vrednosti parnost neće
biti promenjena i zbog toga greška u prenosu neće biti detektovana. Greška se detektuje samo
ako je broj narušenih bitova neparan, tj. 1, 3, 5 i td.
Atraktivnost tehnike parnosti leži u njenoj jednostavnosti. Treba napomenuti da osim
tehnike parnosti, postoje brojne druge tehnike koje obezbeđuju mnogo pouzdanije
mehanizme za proveru ispravnosti prenosa. Međutim, veća pouzdanost se postiže na račun
povećanja broja bitova koji se pridodaju izvornom podatku.
50