Grundlagen der Technischen Informatik

Weitere Magazine

Empfehlungen

Info

Torsten Braun, IAM, Universität Bern: GTI, WS 00/01 388 Bussignale • Signalfluss – unidirektional (z.B. zum Anlegen von Adressen) – bidirektional (z.B. für Datentransport) • Steuersignale: – meist 0-aktiv • Signalausgänge mit TriState-Logik – Zustände • 0 • 1 • hochohmig (zur Signalabkopplung)
Sammelleitungen Stichleitungen Daisy-Chain-Leitungen Torsten Braun, IAM, Universität Bern: GTI, WS 00/01 389 Leitungsverbindungen in out
Seite 1 und 2: Grundlagen der Technischen Informat
Seite 3 und 4: Input Next-State- Logik Torsten Bra
Seite 5 und 6: Komponenten eines Mikrorechnersyste
Seite 7 und 8: Struktur eines von-Neumann-Rechners
Seite 9 und 10: Kennzeichen eines von-Neumann-Rechn
Seite 11 und 12: Torsten Braun, IAM, Universität Be
Seite 17 und 18: (Maschinen-)Befehlszyklus • Ablau
Seite 23 und 24: • Program Counter, PC Torsten Bra
Seite 27 und 28: CWP -1 +1 3 4 1 +1 Datenregisterspe
Seite 29 und 30: Programm- und Datenspeicher mit Zug
Seite 31 und 32: Datenspeicher für aktuellen Datena
Seite 33 und 34: Arithmetisch-logische Operationen i
Seite 35 und 36: instruction fetch instruction decod
Seite 37 und 38: Very Long Instruction Word (VLIW)
Seite 41 und 42: Unstrukturierte Registerspeicher
Seite 43 und 44: Registerfenster variabler Grösse
Seite 47: Torsten Braun, IAM, Universität Be
Seite 53 und 54: • Einzelbuszyklus Torsten Braun,
Seite 55 und 56: langer Blockbuszyklus langer Blockb
Seite 59 und 60: m D m m D: Datenleitungen m +1 Tors
Seite 61 und 62: ROM und RAM-Speicher • Read Only
Seite 63 und 64: Steuerlogik Torsten Braun, IAM, Uni
Seite 65 und 66: Content Addressable Memory (CAM) Al
Seite 67 und 68: • Ebenen Adressierungshierarchie
Seite 69 und 70: Byte-, Halbwort-, Wortanwahl • By
Seite 71 und 72: Prozessorregister 3 2 1 0 Datenbus
Seite 73 und 74: BUSCLK CSTART (Master) READY (Slave
Seite 75 und 76: CPUCLK AS DS DTACK Torsten Braun, I
Seite 77 und 78: Master Slave Prozessortakt A31-2,BE
Seite 79 und 80: Takt A31-4 BE3-0 A3-2 R/W CSTART LA
Seite 81 und 82: CS WE A9-A0 D in Schreibverstärker
Seite 83 und 84: WE CAS RAS A10-A0/ A21-11 Refresh-
Seite 85 und 86: Adresse RAS CAS WE D in D out Schre
Seite 87 und 88: 0 4 4M-4 4M 8M-4 Aufbau von Speiche
Seite 89 und 90: DRAM-Controller READY Steuerung Ver
Seite 93 und 94: • I/O-Unit • Schnittstelle zwis
Seite 95 und 96: Steuerung der Ein-/Ausgabe • Anfo
Seite 97: Ausblick: Rechnerarchitektur • Vo

Grundlagen der Technischen Informatik

Erfolgreiche ePaper selbst erstellen

Template löschen?

Als Template speichern?