attachment_id=36 - tonil

2. Versuch
2.1 Simulieren der vorgegebenen Frequenzteilerschaltung am PC
Die Frequenzteilerschaltung, welche 500Hz ausgibt, wird im Programm Maxplus kompiliert,
und dann Simuliert. Das Simulationsfenster zeigte uns die folgenden Ein - und
Ausgangssignale an
Man kann das 1Mhz Eingangssignal erkennen. Es lässt sich auch herauslesen, dass die
Länge des 1kHzPulse 1 μ s beträgt. Dieser Betrag kommt von dem 1MHz Taktsignal welches
eine Periodendauer von 1 μ s hat. Außerdem sehen wir, dass das 500 Hz Taktsignal um
4,0956 ms vom Startpunkt des Taktes verschoben ist, dies lässt sich durch die Gatterlaufzeit
der drei Zähler erklären.
Hier kann man den 500 Hz Takt herauslesen.
2.2 Testen der vorgegebenen Frequenzteilerschaltung auf dem EPM 7064
Mit der Software Maxplus wurde der Baustein EPM 7064 programmiert. Mit dem Oszilloskop
wurde der 1MHz Takt von Pin43 abgegriffen. Dieser Stimmte mit dem Wert der Simulation
überein. Als nächstes stellten wir den 1kHzPulse am Ausgang PIN 37 dar. Wegen der
geringen Pulsbreite, konnte man auf dem Oszilloskop nur die Spitze des Impulses als
schwachen Punkt erkennen. Nun wurden die 500Hz am Ausgang am PIN 39 gemessen. Und
auch hier stimmten das Messergebnis am Oszilloskop mit dem Ergebnis der Simulation
überein.
2.3 Abändern der Frequenzteilerschaltung
Die Schaltung soll nun auf ein Ausgangssignal von 100Hz abgeändert werden. Dazu
errechnen wir den neuen Teiler:
Teiler = 1Mhz / 200 Hz = 5000
Da der neue Teiler größer als 4095 ist, was im Hexadezimalsystem FFF entspricht, müssen
wir nun vier Zähler statt der bisherigen drei verwenden.
5000dez = 1388hex
Zählvorspannweite = FFFFhex - 1388hex + 2hex = EC79hex