Grundlagen paralleler Architekturen

Vorlesung Rechnerarchitektur 2 Seite 21
Lehrstuhl für Rechnerarchitektur - Universität Mannheim
Grundlagen paralleler Architekturen
Maschinenbefehle - Instruction Level Parallelism (ILP)
Analyseverfahren von Compilern, die über Kontrollflußgrenzen hinausgehen, wurden zur
Erkennung und Nutzung dieser Parallelitätsebene entwickelt [Nic85] [Gas89] [Ess90].
Auch Schleifeniterationen von Berechnungen [Lil94] kann man auf diese Weise für die Ausnutzung
der Parallelität heranziehen und dann ergeben sich erhebliche Gewinne, die zum
Teil natürlich von den zugrunde liegenden Datenstrukturtypen stammen. Im Gegensatz zu
den Vektoroperationen können aber auf dieser Ebene die Anweisungen innerhalb der Schleifen
von größerer Allgemeinheit sein und müssen nicht auf Vektoroperationen abbildbar
sein.
Die Nutzung dieser Parallelitätsebene führt zu mehreren recht unterschiedlichen Architekturformen.
Ihre gemeinsame Eigenschaft ist die enge Kopplung der Verarbeitungseinheiten,
die den Aufwand für die Ablaufsteuerung und die Synchronisation zwischen den Verarbeitungseinheiten
gering hält. Auch die mehrfädigen Architekturen (multi-threaded Architectures,
MTA) nutzen diese Parallelitätsebene und versuchen die Latenzzeit der
Synchronisation in der Bearbeitungszeit weiterer Basisblöcke zu verstecken.
Die Parallelitätsebene der Maschinenbefehle enthält die Elementaroperation, die zur Lösung
von arithmetischen Ausdrücken benötigt werden. Da diese Datenabhängigkeiten aufweisen,
ist eine der wichtigsten Aufgaben des Compilers eine Datenabhängigkeitsanalyse zu erstellen,
die es ermöglicht, den Abhängigkeitsgraph so zu transformieren [Kuc78], daß sich ein
hohes Maß an konkurrenten Operationen ergibt.
Die Ausnutzung dieser Parallelität geschieht durch parallele Funktionseinheiten innerhalb
der Verarbeitungseinheiten. Die Ablaufsteuerung wird vom Compiler bereits zur Übersetzungszeit
geplant oder zur Laufzeit von effizienten Hardwareresourcen innerhalb der Verarbeitungseinheiten
ausgeführt. Beispiele hierfür sind VLIW-Prozessoren (‘very long
instruction word’), superskalare Prozessoren und Pipeline-Prozessoren. Allerdings sind die
Verarbeitungseinheiten, mit denen diese Parallelitätsebene gut ausnutzbar ist, immer nur so
gut, wie der Compiler die dafür notwendigen Optimierungen beherrscht.
Die feinkörnigen Datenflußsysteme nutzen ebenfalls diese Ebene, erkennen aber die parallel
ausführbaren Operationen zur Laufzeit durch die in Hardware realisierte Datenflußsynchronisation.
(Datenfluss vs. Kontrollfluss)
WS03/04