1.2 Leistungs-MOSFET und IGBT - Semikron

1 Grundlagen
den, während die Chipunterseite den Drain- (MOSFET) bzw. Kollektoranschluß bildet. Der
Laststrom fließt außerhalb des Kanales senkrecht durch den Chip.
Die in den Schnittbildern gezeigten Leistungs-MOSFETs und IGBTs haben eine planare Gatestruktur;
im Durchlaßzustand wird der leitfähige Kanal lateral (waagerecht) ausgebildet.
Das planare Gate - in den modernen high-density-Transistoren zum double-implanted Gate
weiterentwickelt - ist die heute dominierende Gatestruktur bei Leistungs-MOSFETs und IGBTs.
Verschiedene neuere Entwicklungen weisen hingegen eine Trench-Gate-Struktur auf, bei der die
Gateplatten senkrecht in die Struktur eingefügt sind. Beidseitig der Gateplatten bildet sich hier
im Duchlaßzustand je ein vertikaler Kanal. Diese und weitere neue, hier nicht weiter diskutierte
Entwicklungsrichtungen werden im Kap. 1.2.4 des Handbuches noch etwas genauer betrachtet.
In den aus der Mikroelektronik übernommenen lateralen MOSFET und IGBT-Strukturen sind
auch die Drain- bzw. Kollektorzone als n + -(MOSFET) bzw. p + -Wanne (IGBT) auf der Chipoberfläche
angeordnet. Der Laststrom fließt waagerecht durch den Chip. Da die n - -Zone mittels einer
Oxidschicht vom IC-Substrat isoliert werden kann, ist es möglich, mehrere voneinander isolierte
MOSFETs oder IGBTs neben anderen Strukturen auf einem Chip zu integrieren.
Da die in lateralen Transistoren mögliche Stromdichte heute lediglich ca. 30 % der von vertikalen
Strukturen beträgt und ihr Flächenbedarf damit wesentlich höher liegt, sind deren Haupteinsatzgebiete
komplexe, monolithische Schaltungen.
Vom Aufbau her bestehen sowohl Leistungs-MOSFET (Bild 1.2) als auch IGBT (Bild 1.4) aus
einer Silizium-Mikrozellenstruktur mit bis zu 820.000 Zellen je cm 2 (modernste 60 V-
MOSFETs) bzw. ca. 100.000 Zellen je cm 2 (Hochvolt-IGBTs) auf 0,3...1,5 cm 2 Chipfläche.
Die Schnittbilder der Zellen zeigen einen analogen Aufbau der Steuerzonen von MOSFET und
IGBT.
In die n - -Zone, die im Sperrbetrieb die Raumladungszone aufnehmen muß, sind p-leitende Wannen
eingebettet, deren Dotierung in den Randbereichen niedrig (p - ), im Zentrum hoch (p + ) ist.
In diesen Wannen befinden sich Schichten aus n + -Silizium, die mit der Aluminiummetallisierung
der Sourceelektrode (MOSFET) bzw. Emitterelektrode (IGBT) verbunden sind. Eingebettet in
eine dünne Isolierschicht aus SiO 2 ist oberhalb der n + -Bereiche eine Steuerzone (Gate) angeordnet,
die z.B. aus n + -Polysilizium besteht.
Mit dem Anlegen einer ausreichend hohen positiven Steuerspannung zwischen Gate und Source
(MOSFET) bzw. Emitter (IGBT) kommt es zur Ausbildung einer Inversionsschicht (n-leitender
Kanal) im p-Gebiet unterhalb des Gateanschlusses. Über diesen Kanal können Elektronen vom
Drain bzw. Emitter in das n - -Driftgebiet fließen.
Im Gegensatz zum bis einschließlich der n - -Zone prinzipiell gleichen Aufbau, weisen MOSFET
und IGBT im Bereich der dritten Elektrode Unterschiede auf, welche die weitere Funktion bestimmen.
15