Direkte Implementierung - Computer and Communication Systems ...

Computer and Communication Systems 

(Lehrstuhl für Technische Informatik) 

Steuerwerk einer CPU 

Implementierung des Datenpfads, Direkte 

Implementierung, Mikroprogrammierung 

[TI] Winter 2012/2013 Steuerwerk 

1


Lernziele 

Einführung in die Arbeitsweise eines CPU-Steuerwerks 

Detailliertes Verständnis der Abarbeitung eines Befehls in 

einer CPU am Beispiel MIPS 

Aufbau, Einsatz, und Vorteile eines 

mikroprogrammierbaren CPU-Steuerwerks 

2

IMPLEMENTIERUNG DES 

DATENPFADS 


3

Implementierung des Datenpfads (1) 

Wenn Befehle verarbeitet werden, dann durchlaufen sie 

Teile des sogenannten Datenpfads. 

Zur Implementierung des Datenpfads der MIPS ISA 

werden unter anderem benötigt: 

Arithmetisch-Logische Einheit (ALU) 

Registersatz mit 32 Registern 


4


Arithmetisch-Logische Einheit (ALU) 

Zwei 32-Bit Eingänge A und B 

Benötigte arithmetische Operationen: 

Addition A + B 

Subtraktion A – B 

Benötigte logische Operationen 

and, or, nor, xor 

Bitweise auf 32-Bit Operanden A und B 

Vergleich, ob A < B 

Test auf A = B 

Mit separatem 1-Bit Ausgang Null 

Auswahl der Operation über 4-Bit Steuerleitung 


5


Registersatz 

Schaltwerk, das 32 Registern beinhaltet. 

Es sind zwei Leseports und ein Schreibport erforderlich. 

Zwei Register müssen gleichzeitig gelesen werden. 

Liefern Operanden A und B für ALU. 

Ein Register muss ALU-Ergebnis vom 32-Bit Dateneingang 

aufnehmen. 

Daten werden bei Impuls auf Steuerleitung RegWrite übernommen. 

Auswahl der Register über drei 5-Bit Register-Adress-Eingänge. 


6


Für eine umfangreichere Realisierung des Datenpfads einer MIPS ISA 

sind zudem erforderlich: zwei Multiplexer, eine 16 � 32 Bit 

Vorzeichenerweiterung sowie Schnittstellen zum Datenspeicher. 


7

DIREKTE IMPLEMENTIERUNG 


8


Direkte Implementierung (1) 

In diesem Abschnitt soll zunächst ein einfaches 

Steuerwerk für die MIPS CPU realisiert werden, mit dem 

in einem Takt 

der nächste Befehl geholt (und der Befehlszähler erhöht), 

dekodiert (und die Steuersignale erzeugt), 

ausgeführt, 

und Ergebnisse gespeichert werden. 

Es sollen hier jedoch exemplarisch nur folgende 

ausgewählte Befehle unterstützt werden: 

Speicherzugriff mittels lw und sw 

Die Arithmetik/Logik-Befehle add, sub, and, or 

Vergleichs- und Sprungbefehl slt, beq und j 

9



Aufgabe des Steuerwerks ist es, die Steuersignale für den Datenpfad 

der MIPS CPU zu erzeugen: 

Dieser Datenpfad unterstützt nur die Ausführungsphase eines 

Befehls und muss erweitert werden um Komponenten zur 

Realisierung der Befehlsholphase. 

10



Vollständiger Datenpfad mit separatem Befehlsspeicher und Logik zur 

Ermittlung des Folgebefehlszählerstandes: 

Anmerkung: Befehls- und 

Datenspeicher sind zur 

Vereinfachung hier 

getrennt, sie gehören 

nicht zur CPU. 

11



In Abhängigkeit vom Befehl müssen die Steuersignale zur 

Auswahl der ALU-Operation erzeugt werden: 

Bei arithmetisch/logischen Befehlen ist hierzu das Feld funct des 

R-Instruktionsformats zu analysieren. 

Für lw und sw wird die ALU zur Berechnung der Datenadresse 

eingesetzt. 

Für den Befehl beq muss die ALU subtrahieren. 

12



Folgende Tabelle zeigt die erforderliche Ansteuerung der ALU in 

Abhängigkeit vom funct-Feld und dem zusätzlichen Steuersignal 

ALUOp, das aus dem Opcode abgeleitet werden muss: 

Realisierung durch eine einfache zweistufige Logik: 

ALU-Steuereingang = f(ALUOp,funct) 

13 

X = 

don't 

care



Die Hauptsteuereinheit muss die Befehle dekodieren, die 

entweder im R-Format 

oder im I-Format vorliegen: 

Die Steuersignale zur Ansteuerung des Registersatzes 

können somit unmittelbar dem Instruktionswort 

entnommen werden, je nach Instruktionsformat ist das 

Zielregister jedoch entweder an Bitpositionen 15...11 oder 

20...16 kodiert. 

Zusätzlicher Multiplexer und Steuersignal RegDst sind nötig. 

14



15



Alle sieben Steuersignale werden durch Opcode festgelegt: 

16



Datenpfad mit Steuereinheit: 

17


Die Steuerleitung PCSrc lässt sich nicht direkt aus dem 

Opcode ableiten, sie wird gesetzt bei Befehl beq und 

aktivem Null Ausgang der ALU. 

Ablauf eines Befehls im R-Format wie z.B. add r1,r2,r3 

erfolgt in einem Taktzyklus: 

1. Befehl wird geholt und Befehlszähler um 4 erhöht. 

2. Register r2 und r3 werden ausgelesen. 

3. ALU verarbeitet Daten in Abhängigkeit vom Inhalt des funct- 

Feldes (Bit 5 bis 0) des Instruktionswortes. 

4. Ergebnis wird in Zielregister r1 geschrieben. 


18


Ablauf eines Befehls im I-Format wie z.B. lw 

r1,disp(r2) erfolgt ebenso in einem Taktzyklus: 

1. Befehl wird geholt und Befehlszähler um 4 erhöht. 

2. Register r2 wird ausgelesen. 

3. ALU berechnet Summe aus Offset disp (den Bits 15 bis 0 des 

Instruktionswortes entnommen und vorzeichenrichtig erweitert 

auf 32 Bit) und dem Inhalt von r2. 

4. Die Summe am Ausgang der ALU dient zur Adressierung des 

Datenspeichers. 

5. Gelesenes Datum wird in Zielregister r1 geschrieben. 

Anmerkung: Hier wird idealisiert angenommen, dass der 

Zugriff auf den Speicher keine zusätzliche Zeit benötigt. 

z.B. realisierbar durch schnellen Cache-Speicher oder geringen 

CPU-Takt. 


19


Ablauf des bedingten Sprungbefehls beq 

r1,r2,offset in einem Taktzyklus: 

1. Befehl wird geholt und um 4 erhöhter Befehlszählerstand 

ermittelt. 

2. Register r1 und r2 werden ausgelesen. 

3. ALU subtrahiert r1 und r2; gleichzeitig wird offset (den Bits 

15 bis 0 des Instruktionswortes entnommen, vorzeichenrichtig 

erweitert auf 32 Bit und um 2 Bits nach links geschoben) zum 

neuen Befehlszählerstand addiert. 

4. Der Null Ausgang der ALU entscheidet, ob nun der in 1) 

ermittelte Befehlszählerstand (Bedingung nicht erfüllt, Null = 0) 

oder der in 3) ermittelte Befehlszählerstand verwendet wird 

(Bedingung ist erfüllt, Null = 1). 

5. Das Ergebnis wird im Befehlsregister gespeichert. 


20


Zur Realisierung des unbedingten Sprungbefehls j ist das 

Steuerwerk noch geringfügig zu erweitern. 

Hier wird das dritte Instruktionsformat, das J-Format, 

verwendet: 

Erforderliche Modifikationen im Steuerwerk: 

Die unteren 26 Bit werden um 2 Bitpositionen nach links 

geschoben. 

Diese 28-Bit Adresse wird den oberen 4 Bit des um 4 erhöhten 

Befehlszählerstandes hinzugefügt. 

Ergebnis ist neuer 32-Bit Befehlszählerstand. 

Ein weiterer Multiplexer wird benötigt, der im Falle eines j 

Befehls den neuen Befehlszählerstand auswählt. 


21


Gesamte Implementierung des Steuerwerks (englische 

Version): 


22

MIKROPROGRAMMIERUNG 


23


Mikroprogrammierung (1) 

Zur Realisierung sehr großer Schaltwerke, z.B. des 

Steuerwerks eines komplexen Prozessors, weisen 

festverdrahtete Steuerwerke einige Nachteile auf: 

Aufwendiger, fehleranfälliger Entwurf. 

Resultierende Schaltung ist häufig unübersichtlich. 

Schlechte Wartbarkeit: Hinzufügen einer neuen Funktion (z.B. 

eines neuen Befehls) erfordert oft einen kompletten Neuentwurf. 

Dem steht ein wichtiger Vorteil gegenüber: 

Sehr hohe Geschwindigkeit möglich, da alle Steuersignale sehr 

schnell erzeugt werden können. 

24



Eine Alternative zum festverdrahteten Steuerwerk stellt die 

Mikroprogrammierung dar (Wilkes, 1951): 

Idee: Ein Maschinenbefehl (zur Verdeutlichung hier auch 

Makrobefehl genannt) wird durch eine Sequenz aus Mikrobefehlen 

realisiert. 

Einsatz z.B. in Steuerwerken der IBM System/360 oder VAX. 

Jeder Mikrobefehl (bzw. Mikroinstruktion) beschreibt einige 

Mikrooperationen, die im gleichen Takt stattfinden. 

Ein Mikroprogramm beschreibt eine Folge von Mikrobefehlen, die 

einen Mikroprogramm-Algorithmus implementieren. 

Zeitlicher Ablauf ergibt sich aus Takt, mit dem die Mikrobefehle 

ausgeführt werden. 

Der Mikrobefehlszähler gibt an, welcher Mikrobefehl ausgeführt 

wird. 

Mikroprogramm wird im Mikroprogrammspeicher abgelegt, der je 

Speicherzeile einen Mikrobefehl enthält und typischerweise durch 

ein ROM oder PROM realisiert ist. 

25



Jeder Mikrobefehl kann eine bedingte 

Verzweigung enthalten, die abhängig 

von Eingabe E(t) eine Folgeadresse aus 

dem Speicher lädt. 

n-Bit Mikrobefehl besteht aus 

m-Bit Adressteil, 

k-Bit Auswahlteil, und 

p-Bit Steuerteil 

Adressteil legt Folgeadresse bei 

Verzweigungen fest. 

Auswahlteil wählt eine der 2 k 

Eingabeleitungen aus, deren Wert 

entscheiden soll, ob eine Verzweigung 

stattfindet. 

Steuerteil enthält sämtliche p 

Steuersignale für aktuellen Taktzyklus. 

26



Vollständiger Aufbau eines Mikroprogrammwerks: 

(hier für Mikrobefehl der Breite n = 14 Bit mit m = 5, k = 2 

und p = 7) 

27

Beispiel: 



Realisierung der 

Steuerung eines bitseriell 

arbeitenden 4-Bit 

Addierers mittels 

Mikroprogrammierung. 

Addierer erhält die 

(Makro-)Befehle ADD 

oder SUB. 

28



Einige weitere Begriffe zur Mikroprogrammierung: 

Ein mikroprogrammierter Rechner enthält alle Mikrobefehle und 

Mikroprogramme in einem ROM. 

In einem mikroprogrammierbaren Rechner kann der 

Benutzer die Mikroprogramme in PROM, EPROM oder RAM 

modifizieren (z.B. zur Emulation anderer CPUs). 

Automatische Umsetzung von symbolischer Beschreibung in 

Mikroprogramme durch Mikroassembler möglich. 

Bei horizontaler Mikroprogrammierung legen einzelne Bits des 

Mikroprogrammwortes direkt alle Steuersignale fest. 

Bei vertikaler Mikroprogrammierung generiert ein Dekoder die 

Steuersignale aus dem Steuerteil des Mikroprogrammwortes. 

29

Vorteile: 

Hohe Skalierbarkeit 

Gute Wartbarkeit 



Einfache (weil reguläre) Architektur 

Nachteil: 

Geringe Geschwindigkeit 

Mikroprogrammierung wird in heutigen CPUs kaum noch 

verwendet, gelegentlich aber zur Steuerung komplexer 

Instruktionen (z.B. Multiplikation, Division) eingesetzt. 

30

Direkte Implementierung - Computer and Communication Systems ...

Erfolgreiche ePaper selbst erstellen

Template löschen?

Als Template speichern?