Laborübung 2 - Beuth Hochschule für Technik Berlin
Laborübung 2 - Beuth Hochschule für Technik Berlin
Laborübung 2 - Beuth Hochschule für Technik Berlin
Erfolgreiche ePaper selbst erstellen
Machen Sie aus Ihren PDF Publikationen ein blätterbares Flipbook mit unserer einzigartigen Google optimierten e-Paper Software.
<strong>Beuth</strong> <strong>Hochschule</strong> <strong>Berlin</strong> FB VI, Labor <strong>für</strong> Digitaltechnik<br />
DT: <strong>Laborübung</strong> 2<br />
Simulation verschiedener Zählerschaltungen<br />
In dieser Aufgabe sollen kaskadierte Zähler entwickelt und gleichzeitig die wesentlichen<br />
Unterschiede zwischen synchronen und asynchronen Zählern kennengelernt werden. Hierzu<br />
sind verschiedene Zählerschaltungen per Schaltplaneingabe (schematic entry) aufzubauen<br />
und zu simulieren. Die Schaltplaneingabe erfolgt mit dem Tool Eagle und die Simulation mit<br />
dem Tool ModelSim unter Benutzung von Baustein-Modellen der Free Model Foundry.<br />
Weitere Aleitungen zu diesen Tools finden Sie in separaten Beschreibungen.<br />
Aufgaben:<br />
1. Mit dem Programm Eagle ist ein Schaltplan zu erstellen, der 3 Zähler in TTL-IC<br />
<strong>Technik</strong> enthält:<br />
a) Einen zweistelligen asynchronen Dezimalzähler, realisiert mit 2 Bausteinen<br />
74LS290 (std290). Zur Kaskadierung können zusätzliche Grundgatter aus der<br />
verfügbaren Bauteilliste benutzt werden. Beide Zählerbausteine werden<br />
gemeinsam rückgesetzt!<br />
b) Einen zweistelligen synchronen Dezimalzähler mit Bausteinen 74LS160 (std160).<br />
Die Kaskadierung soll so erfolgen, dass beide Zähler taktsynchron arbeiten.<br />
Beide Zählerbausteine sollen ebenfalls gemeinsam rückgesetzt werden.<br />
c) Ein weiterer synchroner Zähler (modulo-64) soll diskret mit 6 Flip-Flops und mit<br />
Grundgattern aufgebaut werden (FF’s: 74LS76A – std76). Sie können die<br />
Schaltung aus dem Skript (Seite 11) als Vorlage benutzen.<br />
Platzieren Sie alle 3 Schaltungen in ein Arbeitsblatt. Verbinden Sie die Takt-Eingänge<br />
derart, dass alle 3 Zähler gleichzeitig schalten und gleichzeitig rückgesetzt werden.<br />
Alle Baustein-Eingänge müssen vollständig beschaltet werden. Benutzen Sie den<br />
Stimulus-Baustein stm_ctr, um Takt- und Reset-Eingänge zu erzeugen. Die<br />
Ausgänge der Komponente stm_ctr (RESET_NEG, RESET_POS, CLOCK,<br />
CLOCK180) sind gemäß obiger Vorgaben an die entsprechenden Eingänge der TTL-<br />
Bausteine anzuschließen. Die Ausgänge RESET_xxx liefern simultane Reset-Signale<br />
mit negativem bzw. positivem Pegel, CLOCK ein Clock-Signal und CLOCK180 ein<br />
um 180 Grad dazu verschobenes (komplementäres) Clock-Signal.<br />
Allen Leitungen sind sinnvollerweise Labels zu geben. Die Ausgänge der Zähler<br />
sollten zudem auf Bus-Leitungen (separate Busse <strong>für</strong> jede Dezimalstelle bei den<br />
Dezimalzählern) zusammengeführt werden, damit sie im Simulator einfach auf<br />
Dezimalanzeige (Radix: Unsigned) gesetzt werden können.<br />
2. Simulieren Sie Ihren Schaltungsentwurf mit dem Programm ModelSim.<br />
a) Starten Sie die Simulation durch Klicken des ModelSim-Buttons (Start ModelSim).<br />
Lassen Sie die Simulation komplett ablaufen (Run -All) und prüfen Sie die<br />
Funktionsfähigkeit Ihres Entwurfs.<br />
b) Betrachten Sie die vorgegebenen (sich schrittweise erhöhenden) Taktfrequenzen<br />
und finden Sie heraus, bis zu welchen Frequenzen die verschiedenen Zähler<br />
DT_Laboruebung_2.doc Seite 1 von 6 <strong>Beuth</strong> <strong>Hochschule</strong> <strong>Berlin</strong><br />
23.10.2012 Prof. Dr. Sven-Hendrik Voß, Prof. Ulrich Teppner
<strong>Beuth</strong> <strong>Hochschule</strong> <strong>Berlin</strong> FB VI, Labor <strong>für</strong> Digitaltechnik<br />
DT: <strong>Laborübung</strong> 2<br />
eingesetzt werden können. Bei zu hohen Frequenzen treten Setup-Verletzungen<br />
auf, welche die Signale undefiniert (X = rot) werden lassen.<br />
Arbeiten Sie die Unterschiede zwischen synchronen und asynchronen Zählern<br />
heraus. Wie lassen sich die unterschiedlichen Grenzfrequenzen erklären? Die<br />
folgenden Seiten enthalten eine Übersicht über die TTL-Bausteine 74LS76A, ‘160<br />
und ‘290. Eine Liste mit Grundgattern haben Sie beim ersten Versuch erhalten.<br />
DT_Laboruebung_2.doc Seite 2 von 6 <strong>Beuth</strong> <strong>Hochschule</strong> <strong>Berlin</strong><br />
23.10.2012 Prof. Dr. Sven-Hendrik Voß, Prof. Ulrich Teppner
<strong>Beuth</strong> <strong>Hochschule</strong> <strong>Berlin</strong> FB VI, Labor <strong>für</strong> Digitaltechnik<br />
DT: <strong>Laborübung</strong> 2<br />
DT_Laboruebung_2.doc Seite 3 von 6 <strong>Beuth</strong> <strong>Hochschule</strong> <strong>Berlin</strong><br />
23.10.2012 Prof. Dr. Sven-Hendrik Voß, Prof. Ulrich Teppner
<strong>Beuth</strong> <strong>Hochschule</strong> <strong>Berlin</strong> FB VI, Labor <strong>für</strong> Digitaltechnik<br />
DT: <strong>Laborübung</strong> 2<br />
DT_Laboruebung_2.doc Seite 4 von 6 <strong>Beuth</strong> <strong>Hochschule</strong> <strong>Berlin</strong><br />
23.10.2012 Prof. Dr. Sven-Hendrik Voß, Prof. Ulrich Teppner
<strong>Beuth</strong> <strong>Hochschule</strong> <strong>Berlin</strong> FB VI, Labor <strong>für</strong> Digitaltechnik<br />
DT: <strong>Laborübung</strong> 2<br />
DT_Laboruebung_2.doc Seite 5 von 6 <strong>Beuth</strong> <strong>Hochschule</strong> <strong>Berlin</strong><br />
23.10.2012 Prof. Dr. Sven-Hendrik Voß, Prof. Ulrich Teppner
<strong>Beuth</strong> <strong>Hochschule</strong> <strong>Berlin</strong> FB VI, Labor <strong>für</strong> Digitaltechnik<br />
DT: <strong>Laborübung</strong> 2<br />
Das Simulationsergebnis sollte im nieder-frequenten Bereich ungefähr aussehen wie<br />
in folgender Abbildung: z, e sind die Zählerstellen des synchronen Zählers, az, ae die<br />
des asynchronen. sb ist der selbst entwickelte. Achten Sie darauf, dass alle drei<br />
exakt gleichzeitig schalten.<br />
DT_Laboruebung_2.doc Seite 6 von 6 <strong>Beuth</strong> <strong>Hochschule</strong> <strong>Berlin</strong><br />
23.10.2012 Prof. Dr. Sven-Hendrik Voß, Prof. Ulrich Teppner
Change language