Peter Gober Beuth Hochschule Für Technik Berlin

Mikrocomputertechnik 

Peter Gober 

Beuth Hochschule für Technik Berlin 

Wintersemester 2011/2012 

1

Literatur 

• Günter Schmitt: Mikrocomputertechnik mit Controllern der Atmel 

AVR-RISC-Familie, 5. Auflage, Oldenbourg 2010. 

(10 Exemplare in der Bibliothek, Signatur ISBG ) 

Achtung: Passt in Details nicht 100 % zu dem von uns 

verwendeten Prozessor. 

• Linksammlung auf meiner Homepage 

2

Überblick 

Digitaltechnik 6 

Zahlensysteme und Codes 15 

Aufbau eines Rechnersystems 30 

Programmentwicklung 40 

Speicher und Assembler-Befehle für den Datentransfer 45 

IO-Ports 50 

Arithmetische, logische und Bit-Befehle 59 

Assembler-Befehle für Sprünge 68 

Stack und Unterprogramme 75 

Interrupts 80 

Programmieren in C 90 

Energiesparen 94 

Timer/Counter 97 

Aspekte des Software Engineerings 110 

Serielle Schnittstelle RS-232 124 

A/D-Wandler 140 

Sensoren 155 

Serielle Bussysteme 163 

JTAG 179 

3

Inhalt / Mechatronik 

4

Mikrocomputer-basierte Steuerungen 

• Anwendungen: 

• Vorteile gegenüber fest aufgebauten Steuerungen 

(elektronisch/mechanisch): 

5

Zahlensysteme und Codes 

15

Binärsystem 

• Zahlen können mit „1“ und „0“ im Binärsystem (auch: Dualsystem, 

Zweiersystem) (zur Basis 2) dargestellt werden. 

• vorzeichenlos (= unsigned) 

• Beispiel für die Umrechnung dual � dezimal: 

1011 2 = 1·2³ + 0·2² + 1·2 1 + 1·2 0 = 11 

• Beispiel für die Umrechnung dezimal � dual: 

11 : 2 = 5 Rest 1 

5 : 2 = 2 Rest 1 

2 : 2 = 1 Rest 0 

1 : 2 = 0 Rest 1 Ergebnis: 1011 2 

• n Bits erlauben so die Darstellung der Zahlen 0…2 n -1. 

16

Addition von vorzeichenlosen Binärzahlen 

• Üblich: Feste Bitbreite der Addierschaltung. Hier: n = 4. 

• Beispiel 1: 


dez. 

0 0 1 1 3 

+ 1 0 1 0 + 10 

1 

0 1 1 0 1 13 

dez. 

1 0 1 1 11 

+ 0 1 1 1 + 7 

1 1 1 1 

1 0 0 1 0 2 

Carry-Bit (C) 

(Übertrag) 

17



Subtraktion von vorzeichenlosen 

Binärzahlen 

dez. 

1 1 0 1 13 

- 0 0 1 1 - 3 

1 

0 1 0 1 0 10 

dez. 

0 0 1 0 2 

- 0 1 1 1 - 7 

1 1 1 1 

1 1 0 1 1 11 

Carry-Bit (C) 

(hier als „Borger“) 

18

Addition und Subtraktion von 

vorzeichenlosen Binärzahlen: Zahlenkreis 

19

Vorzeichenbehaftete Binärzahlen: 

Zweierkomplement (I) 

• vorzeichenbehaftet (= signed): 

– höchstwertiges Bit = 0 → positive Zahl 

– höchstwertiges Bit = 1 � negative Zahl in Zweierkomplement- 

Darstellung 

• „Clou“ der Zweierkomplement-Darstellung: Man kann mit einer 

Addier-Schaltung subtrahieren, indem man das Zweierkomplement 

addiert . (Keine Fallunterscheidung notwendig.) 

• Zu einem gegebenen Bitmuster muss man zusätzlich wissen, ob es 

eine vorzeichenlose oder eine vorzeichenbehaftete Binärzahl 

darstellt. 

– Beispiel: 11111111 kann 255 oder -1 heißen. 

20

Vorzeichenbehaftete Binärzahlen: 

Zweierkomplement (II) 

• Rezept Dezimalzahl � vorzeichenbehaftete Binärzahl 

– Positive Zahlen: wie gehabt 

– Negative Zahlen: 

• Von Vorzeichen befreit wie eine vorzeichenlose Zahl in Dualzahl umrechnen. 

• Alle Bits invertieren. 

• 1 addieren. 

• Rezept vorzeichenbehaftete Dualzahl � Dezimalzahl 

– Positive Zahlen (oberstes Bit = 0): wie gehabt 

– Negative Zahlen (oberstes Bit = 1): 

• Alle Bits invertieren. 

• 1 addieren. 

• Dualzahl wie eine vorzeichenlose Zahl in Dezimalzahl umrechnen und dann 

mit einem Minuszeichen versehen. 

• n Bits erlauben so die Darstellung der Zahlen: -2 n-1 ...(2 n-1 -1) 

21



Rechnen mit vorzeichenbehafteten 

Binärzahlen 

dez. 

0 0 1 1 3 

+ 1 0 1 1 + (-5) 

1 1 

0 1 1 1 0 -2 

dez. 

0 1 0 0 4 

+ 0 1 1 1 + 7 

1 

0 1 0 1 1 -5 

• Rechenwerke zeigen eine Bereichsüberschreitung bei 

vorzeichenbehafteten Zahlen durch das Overflow-Bit (V) an. 

22

Addition und Subtraktion von 

vorzeichenbehafteten Binärzahlen: Zahlenkreis 

23

Die Zahlen 0 – 15 in verschiedenen Zahlensystemen 

Dezimal 

(Basis 10) 

Binär 

(Basis 2) 

0 0000 0 

1 0001 1 

2 0010 2 

3 0011 3 

4 0100 4 

5 0101 5 

6 0110 6 

7 0111 7 

8 1000 8 

9 1001 9 

10 1010 A 

11 1011 B 

12 1100 C 

13 1101 D 

14 1110 E 

15 1111 F 

Hexadezimal 

(Basis 16) 

24

Gruppierung von Bits 

• 4 Bits = 1 Hexadezimal-Ziffer = 1 Nibble = 1 Half-Byte 

• 8 Bits = 2 Hexadezimal-Ziffern = 1 Byte 

• 2 n Bytes: Word 

Bit 7 

= MSB 

Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 

= LSB 

• LSB = least significant bit 

• MSB = most significant bit 

25

Gleitkommadarstellung 

• auch: Fließkommadarstellung, engl. floating point 

• Beispiel Zehnersystem: 

0,002 = 0,2 ∙ 10 -2 

Mantisse 

Exponent 

• Übliche binäre Darstellung nach IEEE 754: 

Typ Größe Exponent Mantisse entspricht 

Dezimalstellen 

single 

(float) 

betragsmäßig 

größte Zahl 

32 bits 8 bits 23 bits 7-8 3,403·10 38 

double 64 bits 11 bits 52 bits 15-16 1,798·10 308 

26

Linke Hexadezimal-Ziffer 

ASCII-Code 

• Mit Hilfe des ASCII-Codes lässt sich mit einem Byte ein Buchstabe, 

eine Dezimalziffer, ein Sonderzeichen oder ein Steuercode (z. B. 

„Carriage Return“) darstellen: 

Rechte Hexadezimal-Ziffer 

…0 …1 …2 …3 …4 …5 …6 …7 …8 …9 …A …B …C …D …E …F 

0… NUL SOH STX ETX EOT ENQ ACK BEL BS HT LF VT FF CR SO SI 

1… DLE DC1 DC2 DC3 DC4 NAK SYN ETB CAN EM SUB ESC FS GS RS US 

2… SP ! " # $ % & ' ( ) * + , - . / 

3… 0 1 2 3 4 5 6 7 8 9 : ; < = > ? 

4… @ A B C D E F G H I J K L M N O 

5… P Q R S T U V W X Y Z [ \ ] ^ _ 

6… ` a b c d e f g h i j k l m n o 

7… p q r s t u v w x y z { | } ~ DEL 

Quelle: Wikipedia 

27

Übungsaufgaben (I) 

1. Rechne folgende Dezimalzahlen in vorzeichenbehaftete 

Dualzahlen (8 Bits) und Hexadezimalzahlen (2 Stellen) um: 

a) 12 b) -17 c) 65 d) 77 e) 130 (geht das?) 

2. Rechne folgende Dual- bzw. Hexadezimalzahlen in Dezimalzahlen 

um. Nimm einmal an, dass es sich um vorzeichenlose Zahlen 

handelt und einmal, dass es sich um vorzeichenbehaftete Zahlen 

(8 Bits) handelt: 

a) 01010100 2 b) 4D 16 c) 11111110 2 d) F0 16 

3. Führe folgende Rechnungen unter Annahme eines Rechenwerkes 

mit n = 8 Bits durch. Gib das Ergebnis hexadezimal und den Inhalt 

des C- und des V-Bits nach der Rechnung an. 

a) A3 16 + 2B 16 b) 08 16 + FE 16 c) AE 16 – 52 16 d) 65 16 – C1 16 

28

Übungsaufgaben (II) 

4. Gib den mit 16 Bits üblicherweise darstellbaren Zahlenbereich (a) 

für vorzeichenbehaftete Zahlen (Zweierkomplement) und (b) für 

vorzeichenlose Zahlen an. 

5. Stelle für vorzeichenbehaftete Zahlen mit 16 Bits hexadezimal dar: 

a) die vom Betrag größte negative Zahl 

b) -1 

c) +1 

d) die größte positive Zahl 

6. Stelle die Zeichenkette „129“ im ASCII-Code dar und gib das 

Ergebnis als Folge von Hexadezimalzahlen an. 

29

Aufbau eines Rechnersystems 

30

Prinzipieller Aufbau eines Rechnersystems 

Mikrocontroller 

CPU 

(Mikroprozessor) 

Uhr 

Speicher 

… 

Digitale Ein- 

/Ausgänge 

A/D- 

Wandler 

Serielle 

Schnittstelle 

… 

Speicher 

31

Speicher (I) 

• Beispiel: Speicher der Organisation 64 ki x 8 

Adresse Inhalt 

0000 37 

0001 2A 

0002 5B 

0003 00 

0004 91 

0005 30 

0006 7F 

0007 00 

0008 01 

0009 3B 

000A 59 

… 

FFFF 3A 

… 

A15 

A2 

A1 

Speicher 

64 ki x 8 

D7 

D2 

D1 

D0 

… 

32

Speicher 

Speicher (II) 

RAM 

• Schreiben und Lesen 

• flüchtig (bei Abschalten 

Versorgungsspannung) 

ROM 

• Schreiben 

eingeschränkt 

• nicht flüchtig 

Statisches RAM 

(SRAM) 

Dynamisches RAM 

(DRAM) 

(Masken- 

programmiertes) 

ROM 

EEPROM 

Flash-EEPROM 

33

Quelle: Schmitt: Mikrocomputertechnik 

Prinzipieller Aufbau einer CPU 

34

Transistors per Chip 

10 9 

10 8 

10 7 

10 6 

10 5 

10 4 

10 3 

Geschichte der Mikroprozessoren: 

Beispiel „Allzweckprozessoren“ von Intel 

4004 

8080 

8086 

80486 

80286 80386 

Pentium 

1972 1976 1980 1984 1988 1992 1996 2000 

Date 

Pentium Pro 

Core i7 

2004 2008 

35

Klassifikation von Mikroprozessoren und 

„Verwandten“ 

• Breite des Datenbusses/der Register/der ALU-Operationen 

– Z. B. 4, 8, 16, 32, 64 Bits 

• Rechnerarchitektur 

– Von-Neumann 

– Harvard 

• Anwendung 

– Allzweckprozessor (für PCs) 

– Mikrocontroller 

– Signalprozessor 

• Befehlssatz 

– RISC 

– CISC 

• Zahlenformate 

– Ganzzahlen 

– Gleitkomma, Fixkomma 

• … 

36

Atmel ATxmega128A1: Features (Auszug) 

• High-performance, Low-power 8/16-bit Atmel ® AVR ® XMEGA TM Microcontroller 

• Enhanced RISC, Harvard 

• Non-Volatile Program and Data Memories 

– 128K Bytes of In-System Self-Programmable Flash 

– 2 KB EEPROM 

– 8 KB Internal SRAM 

• External Bus Interface for up to 128M bit SDRAM 

• Peripheral Features 

– Eight 16-bit Timer/Counters 

– Eight USARTs 

– Two Eight-channel, 12-bit, 2 Msps Analog to Digital Converters 

– Two Two-channel, 12-bit, 1 Msps Digital to Analog Converters 

– … 

• Special Microcontroller Features 

– Advances Programming, Test and Debugging Interfaces 

• JTAG 

– … 

• Operating Voltage 

– 1.6 – 3.6V 37

Übungsaufgaben 

1. Ein Speicherbaustein wird mit den Adressen 0x0000 bis 0x1FFF 

angesprochen. 

a) Wie viele Adressleitungen besitzt der Baustein? 

b) Wie viele Speicherstellen besitzt der Baustein? 

39

Programmentwicklung 

40

ADD - Add without Carry 

Description: 

Beispiele für einen Befehl 

Adds two registers without the C flag and places the result in the destination register Rd. 

Operation: 

Rd ← Rd + Rr 

Syntax: Operands: Program Counter: 

ADD Rd,Rr 0 ≤ d ≤ 31, 0 ≤ r ≤ 31 PC ← PC + 1 

16-bit Opcode: 

Examples: 

add r1,r2 ; Add r2 to r1 (r1=r1+r2) 

add r28, r28 ; Add r28 to itself (r28=r28+r28) 

Words: 1 (2 bytes) 

Cycles: 1 

0000 11rd dddd rrrr 

41

Assembler (Mnemonics) 

Assembler 

Maschinencode-Modul 

(z. B. .o) 

Programmentwicklung 

Linker 

Maschinencode 

(z. B. .elf/.hex) 

Hochsprache (z. B. C) 

Compiler 

Maschinencode-Modul 

(z. B. .o) 

z. B. über JTAG in 

Flash 

Simulator Zielsystem 

Bibliotheken 

(Libraries) 

42

Atmel AVR XMEGA-A1 Xplained 

43

Beispiel für ein Assembler-Programm: 

Blinklicht 

ldi r16,0b11111111 

sts PORTE_DIR,r16 ;Port E (LEDs) als Ausgang 

eor r0,r0 ;r0 = 0 

again: com r0 ;r0 invertieren 

sts PORTE_OUT,r0 ;r0 an Port E ausgeben 

ldi r21,250 ;Verzögerung 

m2: ldi r20,250 

m1: dec r20 

brbc CPU_Z_bp,m1 

dec r21 


rjmp again ;Unendlich wiederholen 

44

Speicher und Assembler-Befehle für den 

Datentransfer 

45

7 0 

R0 

R1 

R2 

… 

R13 

R14 

R15 

R16 

R17 

R18 

… 

Register 

R26 = XL 

R27 = XH 

R28 = YL 

R29 = YH 

R30 = ZL 

R31 = ZH 

X-Register 

Y-Register 

Z-Register 

46

Datenspeicher 

Byte Address 7 0 

0 

… 

FFF 

1000 

… 

17FF 

2000 

… 

3FFF 

4000 

… 

FFFFFF 

IO Registers 

(4 KB) 

EEPROM 

(2 KB) 

(reserved) 

Internal SRAM 

(8 KB) 

External Memory 

(0 to 16 MB) 

47

Befehle zum Datentransfer (Auswahl) 

Mnemonics Operands Description Operation Flags #Clocks Remarks 

MOV Rd, Rr Copy Register Rd ← Rr None 1 

LDI Rd, k8 Load Immediate Rd ← k8 None 1 only R16-R31 

MOVW Rd, Rr Copy Register Pair Rd+1:Rd ← Rr+1:Rr None 1 

LDS Rd, k16 Load Direct from 

data space 

Rd ← (k16) None 2 (1)(2) 

LD Rd, X Load Indirect Rd ← (X) None 1 (1)(2) also Y, Z 

STS k16, Rr Store Direct to Data 

Space 

(k16) ← Rd None 2 (1) 

ST X, Rr Store Indirect (X) ← Rr None 1 (1) also Y, Z 

PUSH Rr Push Register on (SP) ← Rr, 

None 1 

Stack 

SP ←SP-1 

(1) 

POP Rd Pop Register from SP ←SP+1, None 2 

Stack 

Rd ← (SP) 

(1) 

48


1. Schreibe die Zahl 123 nach R18. 

2. Schreibe die Zahl 0x21 nach R7. 

3. Kopiere den Inhalt der SRAM-Adresse 0x2345 nach R0. 

4. Schreibe die Zahl 34521 nach Y. 

5. In Z stehe eine SRAM-Adresse. Lade den Inhalt dieser Adresse 

nach R18. 

6. Schreibe die Zahl 0 in die SRAM-Adresse 0x3AB4. 

49

IO-Ports 

50

Base 

Address 

Register zum Ansprechen der Ports im „Datenspeicher“ 

Name Description 

0x0000 GPIO General Purpose IO 

Registers 

0x0010 VPORT 0 Virtual Port 0 

… 

0x0600 PORTA Port A 

0x0620 PORTB Port B 

0x0640 PORTC Port C 

0x0660 PORTD Port D 

0x0680 PORTE Port E 

0x06A0 PORTF Port F 

0x06E0 PORTH Port H 

0x0700 PORTJ Port J 

0x0720 PORTK Port K 

0x07C0 PORTQ Port Q 

0x07E0 PORTR Port R 

… 

Module 

Register im Modul 

52

Register der Ports (Auswahl) I 

53

Register der Ports (Auswahl) II 

+0x11…0x17 

54

Register der Ports (Auswahl) III 

• Bit 2:0 - ISC[2:0]: Input/Sense Configuration 

These bits set the input and sense configuration on pin n according to Table 13-5. The sense configuration 

decides how the pin can trigger port interrupts and events. When the input buffer is not disabled, the schmitt 

triggered input is sampled (synchronized) and can be read in the IN register. 

55

Schalter bzw. LEDs 

auf dem XMEGA-A1 Xplained 

• Mechanical button switches 

Eight mechanical button switches are connected to XMEGA 

PORTD(PD0:PD5) and PORTR(PR0:PR1). Internal pull-ups should 

be enabled to detect when the buttons are pushed, as they short the 

respective line to GND. 

– NOTE Buttons share the pins with the J3 header: Pushing the buttons 

potentially affects communication or other functionality on these pins. 

Pin 

330 � 

• LEDs 

Eight LEDs are connected to XMEGA PORTE. The LEDs are active 

low, and thus light up when the respective lines are output low by 

the XMEGA. 

56

Beispiel 

• Schalte LED0 aus, LED1 ein, LED2 aus usw. 

.equ PORTE_DIR = 0x0680 

.equ PORTE_OUT = 0x0684 

ldi r16,0b11111111 

sts PORTE_DIR,r16 

ldi r16,0b01010101 

sts PORTE_OUT,r16 

57

… 

Automatisch einbezogene Datei 

atxmega128a1def.inc 

.equ PORTA_DIR = 1536 // I/O Port Data Direction 

… 

.equ PORTA_OUT = 1540 // I/O Port Output 

… 

.equ PORTA_IN = 1544 // I/O Port Input 

.equ PORTA_INTCTRL = 1545 // Interrupt Control Register 

.equ PORTA_INT0MASK = 1546 // Port Interrupt 0 Mask 

.equ PORTA_INT1MASK = 1547 // Port Interrupt 1 Mask 

.equ PORTA_INTFLAGS = 1548 // Interrupt Flag Register 

.equ PORTA_PIN0CTRL = 1552 // Pin 0 Control Register 








.equ PORTB_DIR = 1568 // I/O Port Data Direction 

… 

58

Arithmetische, logische und Bit-Befehle 

59

Mnemo- 

nics 

Arithmetische und logische Befehle (Auswahl) 

Operands Description Operation Flags # 

Clocks 

Remarks 

ADD Rd, Rr Add without Carry Rd ← Rd + Rr Z,C,N,V,S,H 1 

ADC Rd, Rr Add with Carry Rd ← Rd + Rr + C Z,C,N,V,S,H 1 

SUB Rd, Rr Subtract without Carry Rd ← Rd - Rr Z,C,N,V,S,H 1 

SUBI Rd, K Subtract Immediate Rd ← Rd - K Z,C,N,V,S,H 1 only R16-R31 

AND Rd, Rr Logical AND Rd ← Rd AND Rr Z,N,V,S 1 

ANDI Rd, K Logical AND with 

Immediate 

Rd ← Rd AND K Z,N,V,S 1 only R16-R31 

OR Rd, Rr Logical OR Rd ← Rd OR Rr Z,N,V,S 1 

ORI Rd, K Logical OR with 

Immediate 

Rd ← Rd OR K Z,N,V,S 1 only R16-R31 

EOR RD, Rr Exclusive OR Rd ← Rd XOR Rr Z,N,V,S 

COM Rd One’s Complement Rd ← $FF - Rd Z,C,N,V,S 1 

NEG Rd Two’s Complement Rd ← $00 - Rd Z,C,N,V,S,H 1 

INC Rd Increment Rd ← Rd + 1 Z,N,V,S 1 

DEC Rd Decrement Rd ← Rd - 1 Z,N,V,S 1 

60

Mnemo- 

nics 

Bit- und Bit-Test-Befehle (Auswahl) 


Clocks 

LSL Rd Logical Shift Left Rd(n+1) ← Rd(n), 

Rd(0) ← 0, 

C ← Rd(7) 

LSR Rd Logical Shift 

Right 

ROL Rd Rotate Left 

Through Carry 

ROR Rd Rotate Right 

Through Carry 

Rd(n) ← Rd(n+1), 

Rd(7) ← 0, 

C ← Rd(0) 

Rd(0) ← C, 

Rd(n+1) ← Rd(n), 

C ← Rd(7) 

Rd(7) ← C, 

Rd(n) ←Rd(n+1), 

C ←Rd(0) 

Z,C,N,V,H 1 

Z,C,N,V 1 

Z,C,N,V,H 1 

Z,C,N,V 1 

BSET s Flag Set SREG(s) ← 1 SREG(s) 1 

BCLR S Flag Clear SREG(s) ← 0 SREG(s) 1 

BST Rr, b Bit Store from 

Register to T 

T ← Rr(b) T 1 

BLD Rd, b Bit load from T 

to Register 

Rd(b) ← T None 1 

Remarks 

61

Status-Register SREG im Modul CPU 

The Status Register (SREG) contains information about the result of the most recently 

executed arithmetic or logic instruction. 

• Bit 7 – I: Global Interrupt Enable 

• Bit 6 – T: Bit Copy Storage 

A bit from a register in the Register File can be copied into T by the BST instruction, 

and a bit in T can be copied into a bit in a register in the Register File by the BLD 

instruction. 

• Bit 3 – V: Two’s Complement Overflow Flag 

• Bit 2 – N: Negative Flag 

The Negative Flag (N) indicates a negative result in an arithmetic or logic operation. 

• Bit 1 – Z: Zero Flag 

The Zero Flag (Z) indicates a zero result in an arithmetic or logic operation. 

• Bit 0 – C: Carry Flag 62

Manipulation von einzelnen Bits mit Masken 

• Mit einer ODER-Verknüpfung lassen sich gezielt Bits setzen. 

Beispiel: ori r0,0b00000101 setzt Bits 0 und 2. 

• Mit einer UND-Verknüpfung lassen sich gezielt Bits löschen. 

Beispiel: andi r0,0b01111111 löscht Bit 7. 

63

Manipulation von einzelnen Bits mit Masken: 

Beispiel 

• Konfiguriere einen Pull-up-Widerstand für SW0 (Bit 0 von Port D, 

kurz PD0). (Die sonstige Konfiguration soll erhalten bleiben.) 

lds r16,PORTD_PIN0CTRL 

ori r16,0b00011000 ;OPC = 011 (pull up) 

andi r16,0b11011111 

sts PORTD_PIN0CTRL,r16 ;PD0: pull up 

64

Arithmetik mit 16-Bit-Zahlen 

• Wie speichert man die Zahl 14975 = 3A7F H ab Adresse 0x2345? 

• Speichern in 2-Byte-Zellen: 

– Big Endian: höherwertiges Byte wird an niedrigerer Adresse/„zuerst“ 

gespeichert („Motorola-Format“, z. B. PowerPC, Java) 

– Little Endian: niederwertiges Byte wird an niedrigerer Adresse/„zuerst“ 

gespeichert („Intel-Format“, z. B. x86, Atmel) 

• Beispiel: 3A7F H gespeichert im „LittleEndian“-Format: 

2344 … 

2345 7F H 

2346 3A H 

2347 … 

65

Arithmetik mit 16-Bit-Zahlen: Beispiel 

• Addiere zu der 16-Bit-Zahlen (little endian) bei 0x35BA/0x35BB die 

Zahl 0xCAFE. 

lds r16,0x35BA 

ldi r17,0xFE 

add r16,r17 

sts 0x35BA,r16 

lds r16,0x35BB 

ldi r17,0xCA 

adc r16,r17 

sts 0x35BB,r16 

66

1. Subtrahiere 17 von R9. 

2. Setze das Bit 6 in R12. 

3. Lösche Bits 0 und 7 in R2. 

4. Addiere 25 zu R0. 

5. Lösche R19. 

6. Setze alle Bits in R31. 


7. Subtrahiere die Zahl 76 vom Inhalt der SRAM-Speicherstelle 

0x2937. 

8. In den Speicherstellen 0x3654/0x3655 stehen zwei Bytes einer 16- 

Bit-Zahl (little endian). Addiere 23 zu dieser Zahl. 

9. Teile den Inhalt von R23 durch 4. 

67

Assembler-Befehle für Sprünge 

68

Mnemo- 

nics 

Sprungbefehle 


Clocks 

RJMP k8 Relative Jump PC ← PC + k8 + 1 None 2 

JMP k16 Jump PC ← k16 None 2 

CALL k16 Call Subroutine PC ← k16 None 3 / 4 (1) 

RET Subroutine Return PC ← STACK None 4 / 5 (1) 

RETI Interrupt Return PC ← STACK None 4 / 5 (1) 

CP Rd, Rr Compare Rd – R r Z,C,N,V,S,H 1 

CPI Rd, k8 Compare with Immediate Rd – k8 Z,C,N,V,S,H 1 

SBRC Rr, b Skip if Bit in Register 

Cleared 

if (Rr(b) = 0) then 

PC ← PC + 2 or 3 

SBRS Rr, b Skip if Bit in Register Set if (Rr(b) = 1) then 

PC ← PC + 2 or 3 

BRBS s, k8 Branch if Status Flag Set if (SREG(s) = 1) then 

PC ← PC + k8 + 1 

BRBC s, k8 Branch if Status Flag 

Cleared 

if (SREG(s) = 0) then 

PC ← PC + k8 + 1 

None 1 / 2 / 3 

None 1 / 2 / 3 

None 1 / 2 

None 1 / 2 

69

Vergleiche: Beispiel 

• Aufgabe: Ist r16 > 100, so setze r16 = 100. 

• Idee: r16 > 100 ist äquivalent zu r16 � 101. Berechne r16 – 101. Ist 

das Resultat nicht negativ (also das Flag N = 0), so war r16 � 101 

oder r16 > 100. 

• Lösung: 

label: … 

cpi r16,101 

brbs 2,label ;2: N-Flag 

ldi r16,100 

• Statt brbs 2,label akzeptiert der Assembler auch die Abkürzung 

brmi label („Branch if Minus“). 

70

Schleifen: Beispiel Verzögerungsschleife für 

Blinklicht 

ldi r16,0b11111111 

sts PORTE_DIR,r16 ;Port E (LEDs) als Ausgang 

eor r0,r0 ;r0 = 0 

again: com r0 ;r0 invertieren 

sts PORTE_OUT,r0 ;r0 an Port E ausgeben 

ldi r21,250 ;Verzögerung 

m2: ldi r20,250 

m1: dec r20 

brbc CPU_Z_bp,m1 ;(= brne) 

dec r21 


rjmp again ;Unendlich wiederholen 

71

Wie lange verzögert die Schleife? 

ldi r20,250 ; 1 x 1 clocks 

m: dec r20 ; 250 x 1 clocks 

brbc CPU_Z_bp,m ; 249 x 2 + 1 x 1 clocks 

• Bei der Taktfrequenz von 2 MHz ergibt sich als Verzögerung: 

750 clocks / 2 MHz = 375 �s 

72


1. Schreibe in Assembler: Ist r16 < 25, so setze r16 = 25. 

73


2. Betrachte folgende Verzögerungsschleife: 

ldi r16,0 

m: cpi r16,a 

brbs CPU_Z_bp,end 

end: … 

inc r16 

rjmp m 

a ist durch eine Zahl zu ersetzen. Die Taktfrequenz betrage 2 MHz. 

a) Wie groß muss a gewählt werden, damit eine Verzögerung von 

möglichst genau 100 µs erreicht wird? 

b) Wie groß ist die erzielte Verzögerung dann genau? 

74

Stack und Unterprogramme 

75

Stack 

• Der Stack („Stapelspeicher“) ist ein Mechanismus zur Speicherung 

von Daten nach dem „LIFO“-Prinzip (last in, first out). 

• Realisierung bei uns: 

– Stackpointer (SP) zeigt auf eine Adresse im Datenspeicher. 

– Anweisung push Rr legt Rr auf der Adresse des SP ab und erniedrigt 

SP. 

– Anweisung pop Rd erhöht SP und speichert Wert an Adresse des SP in 

Rd ab. 

– SP ist standardmäßig auf höchste Adresse im internen SRAM 

(INTERNAL_SRAM_END) gesetzt. 

Adresse Inhalt 

SP → 3FFF xx 

3FFE xx 

3FFD xx 

76

Unterprogramme 

• Motivation: Mehrfaches Wiederverwerten eines kleinen Programmstücks 

(„Unterprogramm“, englisch „subroutine“) in einem Programm 

Beispiel: 

delay: … 

ret 

… 

call delay 

… 

call delay 

… 

Hauptprogramm 

Unterprogramm 

• call legt die Rücksprungadresse auf den Stack und springt dann zu der 

angegebenen Adresse. 

• ret holt die Rücksprungadresse vom Stack und springt dort hin zurück. 

77

Unterprogramme: Besonderheiten 

• Wenn Unterprogramme Register verwenden, „zerstören“ sie vom 

Hauptprogramm in diesen Registern gespeicherte Werte. 

– Abhilfe (1): Für das gesamte Programm wird per Konvention bestimmt, 

welche Register in einem Unterprogrammaufruf „zerstört“ werden 

dürfen. (Das Hauptprogramm sichert solche Register ggf. vor dem 

Unterprogramm-Aufruf.) 

– Abhilfe (2): Das Unterprogramm sichert verwendete Register z. B. durch 

Umschalten auf eine zweite Registerbank oder 

Abspeichern/Zurückholen von Registern (push/pop). 

• Assembler-Unterprogramme haben keinen Mechanismus zur 

Übergabe von Parametern/Rückgabe von Werten (anders als C). 

– Abhilfe: Übergabe in Registern, auf dem Stack oder im Speicher 

(Konvention). 

78

Übungsaufgabe 

1. Schreibe ein Unterprogramm, das mit Hilfe von 

Verzögerungsschleifen eine Verzögerung von möglichst genau a 

mal 100 �s erzeugt. Der Parameter a werde dem Unterprogramm 

in Register R0 übergeben. Weitere Register sollen durch das 

Unterprogramm nicht verändert werden. Annahme: f clk = 2 MHz. 

79

Interrupts 

80

Interrupts: Überblick 

• Bewirken bei Auftreten eines „Ereignisses“ (z. B. steigende Flanke 

an einem Port-Pin) eine Unterbrechung des laufenden Programms 

und einen „internen call“ zu einer vorgegebenen Adresse im 

Programmspeicher. 

• Rückkehr von einer solchen Interrupt-Service-Routine durch reti 

(statt ret). 

• Interrupts müssen vor Verwendung freigegeben („eingeschaltet“) 

werden. 

• Interrupt-Service-Routinen dürfen keine Register/Flags etc. 

verändern, die im Hauptprogramm verwendet werden. (Ggf. „retten“, 

z. B. mit push) 

81

Interrupts: Prioritäten („Level“) 

• Interrupts können verschiedene Prioritäten haben, bei uns: HIGH, 

MEDIUM, LOW. 

• Ein Interrupt höherer Priorität kann einen Interrupt niedrigerer 

Priorität unterbrechen. 

82

Interrupt-Register in Port-Modulen (I) 

83

Interrupt-Register in Port-Modulen (II) 

84

Aktivieren von Interrupts, Level (I) 

• Bei der jeweiligen Interrupt-Quelle (z. B. PORTD_INTCTRL) wird der 

Interrupt aktiviert und sein Level festgelegt: 

Interrupt level 

configuration 

Group configuration Description 

00 OFF Interrupt disabled. 

01 LO Low level interrupt 

10 MED Medium level interrupt. 

11 HI High level interrupt. 

• Global werden Interrupts durch Setzen des I-Bits im SREG aktiviert, 

kurz: sei (oder cei zum Deaktivieren). 

85

Aktivieren von Interrupts (II) 

• Der jeweilige Level muss zusätzlich noch im Interrupt-Controller 

PMIC aktiviert werden (Register CTRL im Modul PMIC): 

CTRL - PMIC Control Register 

• Bit 2 - HILVLEN: High Level Interrupt Enable 

When this bit is set all high level interrupts are enabled. If this bit is cleared, high level 

interrupt requests will be ignored. 

• Bit 1 - MEDLVLEN: Medium Level Interrupt Enable 

When this bit is set all medium level interrupts are enabled. If this bit is cleared, medium 

level interrupt requests will be ignored. 

• Bit 0 - LOLVLEN: Low Level Interrupt Enable 

When this bit is set all low level interrupts are enabled. If this bit is cleared, low level 

interruptrequests will be ignored. 

86

.org 0 

Beispiel: Loslassen von SW0 toggelt LEDs 

jmp start 

.org PORTD_INT0_vect 

jmp isr 

.org INT_VECTORS_SIZE 

start: ldi r16,0xff 

sts PORTE_DIR,r16 ;Port E als Ausgang 

ldi r16,0 

sts PORTD_DIR,r16 ;Port D als Eingang 

ldi r16,PORT_OPC_PULLUP_gc | PORT_ISC_RISING_gc; 

sts PORTD_PIN0CTRL,r16 ;PD0: Pull up, erkenne Rising Edge 

ldi r16,0b00000001 

sts PORTD_INT0MASK,r16 ;PD0 löst Interrupt 0 aus 

ldi r16,PORT_INT0LVL_MED_gc 

sts PORTD_INTCTRL,r16 ;Port D Interrupt 0: Medium Level 

ldi r16,PMIC_MEDLVLEN_bm 

sts PMIC_CTRL,r16 ;Medium-Level-Interrupts ein 

sei ;Interrupts global ein 

loop: rjmp loop 

isr: lds r0,PORTE_OUT ;Port E (LEDs) toggeln 

com r0 

sts PORTE_OUT,r0 

reti 

87

Interrupts: Besonderheiten 

• Interrupts unterbrechen das laufende Programm an einer beliebigen 

Stelle, daher müssen in der ISR veränderte Register, SREG usw. 

„gerettet“ werden. 

• ISRs unterbrechen das laufende Programm und sollten daher i. a. 

„schnell“ abgearbeitet werden (keine langwierigen Berechnungen, 

keine Warteschleife). 

88

Übungsaufgabe 

1. Schreibe ein Programm: Ein Hauptprogramm soll mit einer 

Warteschleife ein Blinklicht wahrnehmbarer Frequenz realisieren. 

Per Interrupt soll die Anzahl der durch SW0 verursachten 

steigenden Flanken in R31 gezählt werden. (Tipp: SREG retten!) 

89

Programmieren in C 

90

Zahlentypen 

Ganzzahltyp bei avr-gcc: Portabele Definition in 

stdint.h: 

8 Bits mit Vorzeichen 

8 Bits ohne Vorzeichen 

signed char int8_t 

unsigned char uint8_t 

16 Bits mit Vorzeichen int int16_t 

16 Bits ohne Vorzeichen unsigned int uint16_t 

32 Bits mit Vorzeichen long int32_t 

32 Bits ohne Vorzeichen unsigned long uint32_t 

91

Definitionen für Ports in avr/io.h 

typedef struct PORT_struct 

{ 

register8_t DIR; 

register8_t DIRSET; 

register8_t DIRCLR; 

register8_t DIRTGL; 

register8_t OUT; 

register8_t OUTSET; 

register8_t OUTCLR; 

register8_t OUTTGL; 

register8_t IN; 

register8_t INTCTRL; 

register8_t INT0MASK; 

register8_t INT1MASK; 

register8_t INTFLAGS; 

register8_t reserved_0x0D; 

register8_t reserved_0x0E; 

register8_t reserved_0x0F; 

register8_t PIN0CTRL; 

… 

register8_t PIN7CTRL; 

} PORT_t; 

typedef enum PORT_INT0LVL_enum 

{ 

PORT_INT0LVL_OFF_gc = (0x00

Beispiel: Loslassen von SW0 toggelt LEDs 

#include 

#include 

int main(void) 

{ 

} 

PORTE.DIR = 0xff; // Port E als Ausgang 

PORTD.DIR = 0x00; // Port D als Eingang 

PORTD.PIN0CTRL = 

PORT_OPC_PULLUP_gc | PORT_ISC_RISING_gc;// PD0: Pull up, erkenne Rising Edge 

PORTD.INT0MASK = 0x01; // PD0 löst Interrupt 0 aus. 

PORTD_INTCTRL = PORT_INT0LVL_MED_gc; // Port D Interrupt 0: Medium Level 

PMIC.CTRL |= PMIC_MEDLVLEN_bm; // Medium-Level-Interrupts ein 

sei(); // Interrupts global ein 

for(;;) { 

} 

ISR(PORTD_INT0_vect) 

{ 

} 

PORTE.OUT = ~PORTE.OUT; //Port E (LEDs) toggeln 

93

Energiesparen 

94

Energiesparen (I) 

• Durch „Schlafenlegen“ der CPU (und ggf. anderer Komponenten des 

Mikrocontrollers) lässt sich Energie sparen. 

• In dem einfachsten Modus „Idle“ wird nur die CPU angehalten. Durch 

beliebige Interrupts wird sie wieder „aufgeweckt“. 

• Realisierung in Assembler: Konfiguration des gewünschten Modus in einem 

Register im Modul SLEEP, dann Assembler-Anweisung sleep. 

• Realisierung in C: 

#include 

… 

for(;;) { 

// Nichts zu tun… 

sleep_mode(); 

} 

95

Energiesparen (II) 

• Weitere Maßnahme zum Energiesparen: Unbenutzte Port-Eingänge 

mit Pull-Ups beschalten. 

96

Timer/Counter 

97

Einführung 

• Der ATxmega128A1 verfügt über insgesamt 8 Timer/Counter-(T/C)- 

Einheiten. 

• Grundfunktion: Eine Timer/Counter-Einheit zählt Taktimpulse oder 

andere „Events“ im 16-Bit-Register CNT. Erreicht der Zähler einen 

vorgegebenen Wert („TOP“, gespeichert im 16-Bit-Register PER), so 

wird er auf 0 („BOTTOM“) zurückgesetzt und ein Interrupt ausgelöst. 

MAX= FFFF 

TOP = PER 

BOTTOM = 0 

98

Clock 

Prescaler 

(Vorteiler) 

Events 

Funktion der Timer 

0000 

CNTH CNTL 

= 

PERH PERL 

Interrupt 

99

Register der Timer (Auswahl) (I) 

100

Register der Timer (Auswahl) (II) 

INTCTRLA - Interrupt Enable Register A 

• Bit 7:4 – Reserved 

• Bit 3:2 - ERRINTLVL[1:0]:Timer Error Interrupt Level 

These bits enable the Timer Error Interrupt and select the interrupt level. 

• Bit 1:0 - OVFINTLVL[1:0]:Timer Overflow/Underflow Interrupt Level 

These bits enable the Timer Overflow/Underflow Interrupt and select the interrupt 

level. 

101

Register der Timer (Auswahl) (III) 

INTFLAGS – Interrupt Flag Register 

• Bit 7:4 - CCxIF: Compare or Capture Channel x Interrupt Flag 

The Compare or Capture Interrupt Flag (CCxIF) is set on a compare match or on 

an input capture event on the corresponding CC channel. 

The flag will be cleared when the CCx register is read. Executing the Interrupt 

Vector will in this mode of operation not clear the flag. 

The flag can also be cleared by writing a one to its bit location. 

• Bit 3:2 - Reserved 

• Bit 1 - ERRIF: Error Interrupt Flag 

• Bit 0 - OVFIF: Overflow/Underflow Interrupt Flag 

The OVFIF is set either on a TOP (overflow) or BOTTOM (underflow) condition 

depending on the WGMODE setting. The OVFIF is automatically cleared when 

the corresponding interrupt vector is executed. The flag can also be cleared by 

writing a one to its bit location. 

102

Register der Timer (Auswahl) – (IV) 

CNTH/CNTL - Counter Register 

• The CNTH and CNTL register pair represents the 16-bit value CNT. CNT 

contains the 16-bit counter value in the Timer/Counter. The CPU and DMA write 

access has priority over count, clear, or reload of the counter. 

PERH/PERL - Period Register 

• The PERH and PERL register pair represents the 16-bit value PER. PER 

contains the 16-bit TOP value in the Timer/Counter. 

Hinweis: CNTH/CNTL bzw. PERH/PERL sind in C zusammengefasst als 16-Bit-Werte 

CNT bzw. PER ansprechbar. 

103

Basisadressen und Interuptvektoren der 8 

Timer 

Symbolische 

Basisadresse 

Symbolischer Interruptvektor 

(Overflow/Underflow Interrupt) 

TCC0 TCC0_OVF_vect 

TCC1 TCC1_OVF_vect 

TCD0 TCD0_OVF_vect 

TCD1 TCD1_OVF_vect 

TCE0 TCE0_OVF_vect 

TCE1 TCE1_OVF_vect 

TCF0 TCF0_OVF_vect 

TCF1 TCF1_OVF_vect 

104

Beispiel: Blinklicht (I) 

• Aufgabe: Interruptgesteuert soll jede Sekunde LED4 umgeschaltet 

werden (also mit 0,5 Hz blinken). 

• Mit dem Prescaler 1/1024 und f clk = 2 MHz ergibt sich: 

PER = t ∙ f clk / Prescaler – 1 = 1 s ∙ 2 MHz / 1024 – 1 = 1952,125 � 

1952 

105

#include 

#include 

#include 


{ 

} 

PORTE.DIR = 0xff; 

TCC0.CTRLA = TC_CLKSEL_DIV1024_gc; 

Beispiel: Blinklicht (II) 

TCC0.INTCTRLA = TC_OVFINTLVL_MED_gc; 

TCC0.PER = 1952; // 1 Sekunde 

PMIC.CTRL = PMIC_MEDLVLEN_bm; 

sei(); 

for(;;) { 

} 

sleep_mode(); 

ISR(TCC0_OVF_vect) 

{ 

} 

PORTE.OUTTGL = 1

Compare- und Capture-Modus 

• Indem automatisch bei Erreichen bestimmter Werte von CNT ein 

Port-Pin gesetzt bzw. gelöscht wird, lassen sich PWM-Signale 

erzeugen (Compare Mode/Waveform Generation). 

• Indem bei bestimmten „Events“ (insbesondere z. B. 

steigende/fallende Flanken an einem Port-Pin) der aktuelle Wert von 

CNT „abfotografiert“ wird, lassen sich sehr genau Zeiten (z. B. 

Frequenz, Impulsdauer) messen (Capture Mode). 

• � Datenblatt 

107


1. Berechne PER für eine Zeit von t = 50 ms für f clk = 32 MHz. 

Bestimme dafür den Vorteiler, der zu der „genauesten“ Zeit führt. 

Welche Zeit wird tatsächlich erreicht? 

2. Schreibe eine Funktion delay(uint16_t x), die x Millisekunden 

verzögert. Aus Energiespargründen soll delay() möglichst viel 

„schlafen“ und mit Hilfe eines Timers aufgeweckt werden. 

Annahme: f clk = 2 MHz. 

108


3. Schreibe ein Modul in C (f clk = 2 MHz), um die Helligkeit der LED4 

auf dem XMEGA Xplained zu steuern. Die Steuerung soll mit Hilfe 

eines PWM-Signals (Periodendauer 10 ms) geschehen. Das Modul 

soll aus den Dateien led43.c und led43.h bestehen und die 

Funktionen initLed43() und setLed43(uint8_t x) anbieten. 

setLed43() setzt das Tastverhältnis des PWM-Signals (und damit 

die „Helligkeit“) auf x %. 

4. Schreibe ein Programm in C (f clk = 2 MHz), welches nach einem 

Reset die Dauer von zehn 1-Impulsen (maximale Dauer jeweils 1 

Sekunde) von einer externen Quelle möglichst genau erfasst und in 

der Einheit μs in einem Array speichert. An welchen Pin ist das 

externe Signal anzulegen? 

109

Aspekte des Software Engineerings 

110

• Definition: 

Race Condition 

Eine Race Condition (Wettlaufsituation) ist in der Programmierung 

eine Konstellation, bei der das Ergebnis einer Operation vom 

zeitlichen Verhalten bestimmter Einzeloperationen abhängt. 

• Unbeabsichtigte Wettlaufsituationen sind ein häufiger Grund für 

schwer auffindbare Programmfehler. 


111

volatile int x; 


{ 

} 

unsigned int bad = 0; 

x = 1; 

initInterrupts(); 

for(;;) { 

} 

Race-Condition: Beispiel 

if (x != 1 && x != -1) 

ISR(TCC0_OVF_vect) 

{ 

} 

x = -x; 

bad++; 

112

Schlüsselwort volatile 

• Das Schlüsselwort volatile im vorherigen Beispiel teilt dem 

Compiler mit, dass sich die Variable x „magisch“ (d. h. außerhalb 

des normalen Programmflusses in main()) verändern kann. 

• Ohne volatile könnte der Compiler annehmen, dass ja x = 1 

gesetzt wurde und dies bei der if-Abfrage immer noch gültig sein 

müsste, so dass die if-Abfrage wegoptimiert werden kann. 

113

Race-Condition: Abhilfe für Beispiel 

• Temporäres Abschalten der Interrupts: cli() oder portabel durch 

ATOMIC_BLOCK(): 

#include 

.. 

main() 

{ 

} 

… 

ATOMIC_BLOCK(ATOMIC_RESTORESTATE) { 

} 

… 

if (x != 1 && x != -1) 

bad++; 

114

Modulare Programmierung (I) 

• Aufteilung eines Programms in Module (ähnlich Objekte). 

• Tipps: 

– 1 Modul = 2 Dateien (siehe nächste Folie) 

– Möglichst nur ganz wenige, klar definierte Funktionen als Schnittstelle 

zwischen den Modulen. 

– Globale Variablen vermeiden. 

– „Seiteneffekte“ von Modulen dokumentieren (z. B. Verwendung von 

Timer 0 in einem Modul). 

115

tastatur.h: 

tastatur.c: 

#include "tastatur.h" 

short tastWarteZeit; 

char tastLies() { 

… 

return c; 

} 

… 

Modulare Programmierung (II) 

extern short tastWarteZeit; 

extern char tastLies(); 

display.h: 

extern void 

dispSchreib(char c); 

extern void 

dispZeilenwechsel(); 

display.c: 

#include "display.h" 

void displaySchreib(char c) { 

… 

} 

void displayZeilenwechsel() { 

… 

} 

… 

116

Modulare Programmierung (III) 

main.c: 

#include "tastatur.h" 

#include "display.h" 

… 

main() 

{ 

} 

… 

c = tastLies(); 

… 

dispSchreib(c); 

… 

117

Software-Architekturen für Embedded 

Systems: Beispiel-Aufgabenstellung 

• Höhenmesser für ein Flugzeug: 

– Wenn ein neuer Wert von A/D-Wandler verfügbar ist, wird dieser in Fuß 

(1 Fuß = 0,3048 m) umgerechnet und auf einer Anzeige dargestellt. 

– Wird ein Taster für mindestens 3 Sekunden betätigt, so wird die aktuelle 

Höhe irgendwo abgespeichert. 

118


Systems: Round Robin (I) 

• Keine Interrupts. In einer Hauptschleife werden nacheinander 

Ereignisse abgefragt und auf sie reagiert. 

• Beispiel: 

void main(void) 

{ 

} 

while(1) { 

if („Taste gedrückt“) { 

} 

} 

// Kümmere Dich um Tastendruck… 

if („Neuer Wert vom A/D-Wandler verfügbar“) { 

} 

… 

// Rechne um und zeige an… 

119


Systems: Round Robin (II) 

• Nachteil: Die Reaktionszeit auf ein Ereignis ist schlimmstenfalls so 

groß wie die Abarbeitung der restlichen Schleife maximal dauern 

kann. 

• Insbesondere kritisch, wenn es innerhalb der Hauptschleife weitere 

(Warte-)schleifen gibt. 

– Beispiel: „…Taster für mindestens 3 Sekunden betätigt…“ 

… 

while(1) { 


while („Taste gedrückt und 3 Sekunden noch nicht um“) 

; 

… 



} 

} 

if („Neuer Wert vom A/D-Wandler verfügbar“) { 

// Rechne um und zeige an… 

} 

} 120


Systems: Round Robin mit Interrupts (I) 

• Bei externen Ereignissen werden Interrupt-Service-Routinen 

aufgerufen. Diese führen einfache Verarbeitungsschritte selbst aus 

oder setzen Variablen, auf die in der Hauptschleife reagiert wird. 

121


Systems: Round Robin mit Interrupts (II) 

• Beispiel: 

volatile bool taste = 0; 

void tasteISR(void) 

{ 

taste = 1; 

} 

void aduISR(void) 

{ 

// Hole A/D-Wert von Wandler ab, rechne um und stelle dar 

} 

void main(void) 

{ 

} 

while(1) { 

if (taste) { 


taste = 0; 

} 

} 

… 

122

Nutzung eines (Real-Time) Operating 

Systems 

• Beispiel: FreeRTOS 

• Typische Funktionen: 

– unterbrechbare „Tasks“ mit einstellbaren Prioritäten für umfangreiche 

Berechnungen 

– Mechanismen zur Kommunikation zwischen Tasks und ISRs 

– „virtuelle“ Timer 

– umfangreiche Funktionen zur Ansteuerung von Hardware 

123

Serielle Schnittstelle RS-232 

124

• Stecker: D-Sub 9 (oder 25) 

Stecker 

• Verbindet ein DTE (Data Terminal Equipment, i. a. ein Computer) 

mit einem DCE (Data Communication Equipment, ursprünglich ein 

Modem) 

• Steckerbelegung: 


Abkürzung Name Beschreibung 

Optional weitere Leitungen für Handshake 

Pin-Nr. 

9-pol. 

GND GND Datenmasse Pin 5 — 

TxD Transmit Data 

RxD Receive Data 

Leitung für 

gesendete Daten 

Leitung für den 

Empfang von Daten 

Pin 3 Out 

Pin 2 In 

Input/Output (vom 

DTE aus gesehen) 

125

Übertragung 

• Übertragung in Wörtern (meist 8 Bits, z. B. ein ASCII-Zeichen) 

• bitseriell 

• asynchron 

– Synchronisation auf Wortanfang durch ein Startbit (logisch 0) 

– Stoppbit nach Wortende (logisch 1) 

• Übliche Baudraten (= Kehrwert der Dauer eines Bits): 

300, 1200, 4800, 9600, 19200, 38400, 57600, 115200 Bits/s. 

• Logische 0: +3…+15 V, Logische 1: -3…-15 V 

• Zur Überprüfung der Übertragung kann ein zusätzliches Paritätsbit 

verwendet werden. 

126


Übertragung: Beispiel 

127

Handshaking für Flow Control 

• Wird verwendet, um Sender temporär zu „stoppen“, falls der 

Empfänger die Daten nicht schnell genug verarbeiten kann (z. B. 

langsamer Drucker). 

• Hardware: 

2 zusätzliche Leitungen mit Bedeutung logisch 0 = bereit: 

– RTS („Request to Send“, DTE � DCE) 

– CTS („Clear to Send“, DCE � DTE) 

• Software: 

Einfügen der speziellen, „nicht-druckbaren“ ASCII-Zeichen XOFF 

(„transmission off“, ASCII-Code 19) und XON („transmission on“, 

ASCII-Code 17) in der Gegenrichtung. 

128

DATA - USART I/O Data Register 

Register USART (I) 

The USART Transmit Data Buffer Register and USART Receive Data Buffer 

Registers share the same I/O address referred to as USART Data Register (DATA). 

The Transmit Data Buffer Register (TXB) will be the destination for data written to the 

DATA Register location. Reading the DATA Register location will return the contents 

of the Receive Data Buffer Register (RXB). 

The transmit buffer can only be written when the DREIF Flag in the STATUS Register 

is set. 

When data is written to the transmit buffer, and the Transmitter is enabled, the 

Transmitter will load the data into the Transmit Shift Register when the Shift Register 

is empty. The data is then transmitted on the TxD pin. 

The receive buffer consists of a two level FIFO. The FIFO and the corresponding 

flags in the Status Register (STATUS) will change state whenever the receive buffer 

is accessed (read). Always read STATUS before DATA in order to get the correct 129 

flags.

STATUS - USART Status Register 

Register USART (II) 

• Bit 7 - RXCIF: USART Receive Complete Interrupt Flag 

This flag is set when there are unread data in the receive buffer and cleared 

when the receive buffer is empty (i.e., does not contain any unread data). 

• Bit 5 - DREIF: USART Data Register Empty Flag 

The DREIF indicates if the transmit buffer (DATA) is ready to receive new data. 

The flag is one when the transmit buffer is empty, and zero when the transmit 

buffer contains data to be transmitted that has not yet been moved into the Shift 

Register. DREIF is set after a reset to indicate that the Transmitter is ready. 

DREIF is cleared by writing DATA. 

• Bit 4 - FERR: Frame Error 

• Bit 3 - BUFOVF: Buffer Overflow 

• Bit 2 - PERR: Parity Error 

• Bit 1 - Reserved 130

CTRLB - USART Control Register B 

• Bit 7:5 – Reserved 

• Bit 4 - RXEN: Receiver Enable 

Register USART (III) 

• Setting this bit enables the USART Receiver. The Receiver will override normal 

port operation for the RxD pin when enabled. 

• Bit 3 - TXEN: Transmitter Enable 

• Setting this bit enables the USART Transmitter. The Transmitter will override 

normal port operation for the TxD pin when enabled. 

• Bit 2 - CLK2X: Double Transmission Speed 

• Bit 1 - MPCM: Multi-processor Communication Mode 

• Bit 0 - TXB8: Transmit Bit 8 

131

CTRLC - USART Control Register C 

Register USART (IV) 

• Bits 7:6 – CMODE[1:0]: USART Communication Mode 

CMODE[1:0] = 00 for „Asynchonous USART“ 

• Bits 5:4 PMODE[1:0]: Parity Mode 

PMODE[1:0] = 00 (DISABLED) for „Parity Disabled“ 

• Bit 3: SBMODE: Stop Bit Mode 

SBMODE = 0 for „1 Stop Bit“ 

• Bit 2:0 – CHSIZE[2:0]: Character Size 

CHSIZE[2:0] = 011 (8BIT) for 8 bits 

132

Register USART(V) 

BAUDCTRLA - USART Baud Rate Register 

• Bit 7:0 - BSEL[7:0]: USART Baud Rate Register 

• This is a 12-bit value which contains the USART baud rate setting. The 

BAUDCTRLB contains the four most significant bits, and the BAUDCTRLA 

contains the eight least significant bits of the USART baud rate. 

BAUDCTRLB - USART Baud Rate Register 

• Bit 7:4 - BSCALE[3:0]: USART Baud Rate Scale factor 

These bits select the Baud Rate Generator scale factor. The scale factor is given 

in two's complement form from -7 (0b1001) to 7 (0b0111). 

• Bit 3:0 - BSEL[11:8]: USART Baud Rate Register 

133

Berechnung der Baudrate 

• Für uns wichtiger Bereich: BSCALE � 0. Dann gilt: 

BSEL∙2 BSCALE = 

fclk -1 

16 ∙ fBaud • Ein eventueller Nachkommaanteil von BSEL muss gerundet werden. 

Damit der Rundungsfehler möglichst gering ist, sollte BSCALE so 

negativ wie möglich gewählt werden, damit BSEL so groß wie 

möglich (aber noch mit 12 Bits darstellbar) ist. 

• Beispiel: 

Für f Baud = 9600 bei f clk = 2 MHz ergibt sich mit BSCALE = -7: 

BSEL = 1538,67 ≈ 1539 (Rundungsfehler: 0,02 %) 

134

USART-Module und Pins 

• PORTC, PORTD, PORTE, and PORTF verfügen jeweils über zwei 

USARTs. Diese heissen USARTC0, USARTC1, USARTD0, 

USARTD1, USARTE0, USARTE1, USARTF0 bzw. USARTF1. 

• RXD0/TXD0 liegen jeweils an Pin 2/3. 

• RXD1/TXD1 liegen jeweils an Pin 6/7. 

• USARTC0 wird auf dem Xplained-Board als virtuelle serielle 

Schnittstelle über USB bereitgestellt. 

135

#include 

#define USART USARTC0 

#define USART_PORT PORTC 

void initUSART() 

{ 

} 

Beispiel: Initialisierung 

USART_PORT.DIRSET = PIN3_bm; // Pin 3 (TX) als Ausgang 

USART_PORT.DIRCLR = PIN2_bm; // Pin 2 (RX) als Eingang 

USART.CTRLC = USART_CMODE_ASYNCHRONOUS_gc | USART_CHSIZE_8BIT_gc | 

USART_PMODE_DISABLED_gc; // sowie 1 Stopp-Bit 

// 57600 Baud bei 2 MHz 

USART.BAUDCTRLA = 150; // BSELECT 

USART.BAUDCTRLB = -7

#include 

Beispiel: Schreiben und Lesen 

static int usart_putchar(char c, FILE *stream) 

{ 

} 

if (c == '\n') 

usart_putchar('\r', stream); 

while ((USART.STATUS & USART_DREIF_bm) == 0) {} 

USART.DATA = c; 

return 0; 

static int usart_getchar(FILE *stream) 

{ 

} 

while ((USART.STATUS & USART_RXCIF_bm) == 0) {} 

return USART.DATA; 

137

Beispiel: Assoziation mit stdin/stdout 

FILE usartstream = FDEV_SETUP_STREAM(usart_putchar, usart_getchar, 

_FDEV_SETUP_RW); 


{ 

} 

char c; 

initUSART(); 

stdout = &usartstream; 

stdin = &usartstream; 

while(1) { 

} 

printf("Gib ein Zeichen ein.\n"); 

c = getchar(); 

printf("Dein Zeichen war: %c\n", c); 

138


1. Bestimme geeignete Werte für BSEL/BSCALE für 19200 Baud bei 

f clk = 32 MHz. 

2. Das folgende Bild zeigt den Signalverlauf eines über eine serielle 

Schnittstelle RS 232 übertragenen ASCII-Zeichens (8N1). 

Bestimme die Baudrate und das übertragene Zeichen. 

139

A/D-Wandler 

140


Zeit- und wertmäßige Quantisierung 

141

A/D-Wandler im ATxmega A: Überblick 

142

Differentieller Eingang mit Verstärkung (I) 

143

Differentieller Eingang mit Verstärkung (II) 

RES = [(VINP – VINN) / VREF] ⋅ GAIN ⋅ 2047 

144

Unipolarer Eingang (I): Signed und Unsigned 

ΔV = VREF × 0.05 

145

Unipolarer Eingang (II): Signed und Unsigned 

RES = [(VINP – VINN) / VREF] ⋅ GAIN ⋅ 2047 

RES = [(VINP – (-ΔV )) / VREF] ⋅ GAIN ⋅ 4095 

146

CTRLA - ADC Control Register A 

Register ADC (I) 

• Bits 7:6 – DMASEL[1:0]: DMA Request Selection 

• Bits 5:2 – CH[3:0]START: ADC Channel Start single conversion 

• Bit 1 – FLUSH: ADC Pipeline Flush: 

• Bit 0 – ENABLE: ADC Enable 

Setting this bit enables the ADC. 

147

CTRLB - ADC Control Register B 

Register ADC (II) 

• Bit 4 - CONVMODE: ADC Conversion Mode 

This bit controls whether the ADC should work in signed or unsigned mode. By 

default this bit is zero and the ADC is then configured for unsigned mode where 

single ended and internal signals can be measured. When this bit is set to one 

the ADC is configured for signed mode where also differential input can be used. 

• Bit 3 - FREERUN: ADC Free Running Mode. 

• Bits 2:1 - RESOLUTION[1:0]: ADC Conversion Result Resolution 

These bits define whether the ADC completes the conversion at 12- or 8-bit 

result. They also define whether the 12-bit result is left or right oriented in the 16bit 

result registers. 

RESOLUTION[1:0] Group Configuration Description 

00 12BIT 12-bit result, right adjusted 

01 Reserved 

10 8BIT 8-bit result, right adjusted 

11 LEFT12BIT 12-bit result, left adjusted 

148

Register ADC (III) 

REFCTRL - ADC Reference Control register 

• Bits 6:4 – REFSEL[1:0]: ADC Reference Selection 

These bits selects the reference and conversion range for the ADC. 

REFSEL[1:0] Group Configuration Description 

00 INT1V Internal 1.00 V 

01 INTVCC Internal V CC/1.6 V 

10 AREFA External reference AREF pin on PORT A. 

11 AREFB External reference from AREF pin on Port B. 

• Bit 1 – BANDGAP: Bandgap enable 

• Bit 0 – TEMPREF: Temperature Reference enable 

149

CTRL - ADC Channel Control Register 

Register ADC Channel (I) 

• Bit 7 - START: START Conversion on Channel 

Writing this to one will start a conversion on the channel. The bit is cleared by hardware when 

the conversion has started. Setting this bit when it already is set will have no effect. Writing or 

reading these bits is equivalent to writing the CH[3:0]START bits in ”CTRLA - ADC Control 

Register A”. 

• Bits 4:3 - GAIN[2:0]: ADC Gain Factor 

• Bit 1:0 - INPUTMODE[1:0]: Channel Input Mode 

150

Register ADC Channel (II) 

MUXCTRL - ADC Channel MUX Control registers 

• Bits 6:3 - MUXPOS[3:0]: MUX selection on Positive ADC input 

• Bits 1:0 - MUXNEG[1:0]: MUX selection on Negative ADC input 

These bits define the MUX selection for the negative ADC input when differential 151 

measurements are done. For internal or single-ended measurements, these bits

Register ADC Channel (III) 

INTFLAGS - ADC Channel Interrupt Flag registers 

• Bit 0 – IF: ADC Channel Interrupt Flag 

The interrupt flag is set when the ADC conversion is complete. If the channel is 

configured for compare mode, the flag will be set if the compare condition is met. 

IF is automatically cleared when the ADC channel interrupt vector is executed. 

The bit can also be cleared by writing a one to the bit location. 

152

Lichtsensor am ATXMEGA-A1 Xplained 

Quelle: Atmel/Vishay Semiconductors 

PB1 

153

int main( void ) 

{ 

} 

uint16_t ADC_result; 

Beispiel: Einlesen Lichtsensor 

ADCB.CTRLA = ADC_ENABLE_bm; 

ADCB.CTRLB = ADC_RESOLUTION_12BIT_gc; // unsigned, 12 bits 

ADCB.REFCTRL = ADC_REFSEL_VCC_gc; // internal VCC/1.6 V 

ADCB.CH0.MUXCTRL = ADC_CH_MUXPOS_PIN1_gc; // Pin PB1 

while (1) { 

ADCB.CH0.INTFLAGS = ADC_CH_CHIF_bm; 

ADCB.CH0.CTRL = ADC_CH_START_bm | ADC_CH_GAIN_1X_gc | 

ADC_CH_INPUTMODE_SINGLEENDED_gc; 

} 

while(!(ADCB.CH0.INTFLAGS & ADC_CH_CHIF_bm)); 

ADC_result = ADCB.CH0.RES; 

// ... 

154

Sensoren 

155

Taster/Schalter: Prellen 

• Prellen: Statt des sofortigen elektrischen Schließens bzw. Öffnens 

eines Kontaktes kurzzeitig ein mehrfaches Schließen und Öffnen. 

• Typische Dauer: einige 100 �s bis einige 10 ms 

• Beispiel: 


156

Taster: Entprellen durch Hardware 

Quelle: http://www.mikrocontroller.net/articles/Entprellung 

157

Taster: Entprellen durch Software: 

Einfachste Lösung 

#define DEBOUNCE_TIME_MS 50 

uint8_t taste() 

{ 

} 

unit8_t r = PORTD.IN & 0b000000001; 

_delay_ms(DEBOUNCE_TIME_MS); 

return r; 

• Hauptnachteil: Verzögerung bei jeder Abfrage der Taste 

– Bessere Strategie: Zeitinterruptgesteuertes „Zählen“, wie lange Pin 

gleichen Wert hat. 

158

1 

Matrixtastatur 

S1 S2 

S3 

4 

7 

* 

2 

5 

8 

0 

3 

6 

9 

# 

Z1 

Z2 

Z3 

Z4 

159

Drehimpulsgeber 

• auch: Drehgeber, Inkrementalgeber 


160

A 

B 

Drehimpulsgeber: Ausgabe 

Rechtslauf → 

← Linkslauf 

161

• Gray-Code 

Drehimpulsgeber: Auswertung 

• Auswertung: 

Regelmäßiger Interrupt: 

Gray-Code dezimal 

00 0 

01 1 

11 2 

10 3 

– Lese AB ein und wandle in dezimal um. 

– Hat sich der Zustand verändert? Wenn ja, entscheide anhand des 

Vergleichs mit dem vorherigen Zustand die Drehrichtung. 

162

Serielle Bussysteme 

163

I 2 C 

� I 2 C = Inter-Integrated Circuit (Warenzeichen von NXP, ehemals 

Philips) 

� auch „Two-Wire-Interface“ 

� seriell, synchron (Takt wird mit übertragen) 

� Master/Slave-Bus (auch Multi-Master-fähig) 

� 7-Bit-Adresse für Slaves 

� max. Takt 100 kHz (Standard Mode) 

� Slaves können aber „bremsen“, indem sie Clock-Low-Phase verlängern 

� Anwendungen: Verbindungen zwischen Mikrocontroller (Master) 

und Peripherie auf einer Leiterplatte, z. B. A/D-Wandler, E²PROM 

(auch: Krankenversichertenkarte) 

� Literatur: Philips Semiconductor: The I 2 C-bus specification (Quelle 

der folgenden Abbildungen) 

164

I 2 C: Beispiel 

165

� Leitungen SDA und SCL 

� Wired AND 

I 2 C: Elektrisch 

166

I 2 C: Rolle von SCL, Start- und 

Stoppbedingung 

� Daten ändern sich nur während SCL = 0: 

� Start- und Stoppbedingungen am Anfang bzw. Ende einer 

Übertragung: 

167

I 2 C: Übertragung von Bytes und Bestätigung 

� Es werden jeweils 8 Datenbits übertragen (MSB zuerst), danach 

sendet der Empfänger der Daten (kann Master oder Slave sein) ein 

9. Bit als Bestätigung (Acknowledgement). 

� Ist der Master Empfänger, sendet er nach dem letzten empfangenen 

Byte „not acknowledge“. 

168

I 2 C: Kompletter Datentransfer: Überblick 

169

I 2 C: Kompletter Datentransfer: Beispiele (I) 

� Master schreibt zum Slave: 

� Master liest vom Slave: 

170

I 2 C: Kompletter Datentransfer: Beispiele (II) 

� Kombination: 

171

Beispiel für Software-Implementierung mit 

Keil uVision 

sbit SDA = P1^0; 

sbit SCL = P1^1; 

void I2CwriteBit(bit b) 

{ 

SDA = b; 

wait(10); 

SCL = 1; 

wait(10); 

SCL = 0; 

} 

172


1. Im Folgenden ist eine Kommunikation auf dem I²C-Bus 

aufgezeichnet. 

a) Welche Adresse hat der Slave? 

b) Schreibt oder liest der Master? 

c) Welcher Wert wird geschrieben oder gelesen? 

d) Wie kommen die zwei kurzen „Impulse“ in dem Diagramm zustande? 

173

SPI 

� SPI = Serial Peripheral Interface 

� sehr lockerer Standard, ursprünglich von Motorola 

� seriell, synchron 

� Master-Slave-Bus 

� Adressierung jedes Slaves über individuelle CS-Leitung 

� Takt bis in MHz-Bereich 

� Anwendungen: Verbindungen zwischen Mikrocontroller (Master) 

und Peripherie auf einer Leiterplatte 

174

� Leitungen: 

SPI: Grundprinzip 

� SDO (Serial Data Out) bzw. MOSI (Master out Slave in) 

� SDI (Serial Data In) bzw. MISO (Master in Slave out) 

� SCK (Serial Clock) 

� CS/ (auch: SS/) 

� Daten werden vom Master in ein Schieberegister im Slave 

geschrieben. Gleichzeitig wird der „alte“ Inhalt des Schieberegisters 

hinausgeschrieben: 

Quelle: http://www.mct.de/faq/spi.html 

175

SPI: Anschluss mehrerer Slaves 

176

� Vier Modi: 

Modus CPOL CPHA 

0 0 0 

1 0 1 

2 1 0 

3 1 1 

� Parameter: 

� CPOL (clock polarity) 

SPI: Modi 

� CPOL = 0: Clock im Ruhezustand 0 

� CPHA (clock phase) 

� CPHA=0: Daten werden bei der ersten Flanke übernommen, nachdem SS/ 

auf 0 gezogen wurde, 

� CPHA=1: Daten werden bei der zweiten Flanke übernommen. 

177


SPI: Timing bei den verschiedenen Modi 

178

JTAG 

179

JTAG 

� JTAG (Joint Test Action Group) ist die gängige Bezeichnung für den 

Standard IEEE 1149.1 

� Zweck: Testen/Programmieren von Hardware direkt in der 

Schaltung 

� Grundlage: „Boundary Scan“ 

180

JTAG 

� Leitungen zum TAP (Tap Access Point): 

� Test Data Input (TDI) 

� Serieller Eingang für Instruktionen und Test-Daten. 

� Test Data Output (TDO) 

� Serieller Ausgang für Test- und andere Daten. 

� Test Clock (TCK) 

� Taktet Daten in Test-Logik hinein/aus ihr heraus (unabhängig von 

Systemtakt). 

� Test Mode Select Input (TMS) 

� Dient zur Navigation durch den JTAG-Zustandsautomaten. 

� Test Reset (TRST) (optional) 

� Stecker nicht standardisiert. 

181

Quelle: http://www.caip.rutgers.edu/~bushnell/COURSE/lec28.ppt 

JTAG: Prinzip 

182

JTAG: Aufbau einer Boundary Scan Cell 

183

JTAG: SAMPLE/PRELOAD Instruction (I) 

� Speichert einen „Schnappschuss“ der derzeitigen Ein- und 

Ausgänge und legt diesen auf die Boundary-Scan-Kette 

184

JTAG: SAMPLE/PRELOAD Instruction (II) 

� Boundary-Scan-Kette wirkt als Schieberegister. Inhalt wird 

hinausgeschoben. 

185

JTAG: BYPASS Instruction 

� Umgeht Scan-Kette mit einem 1-Bit-Register. Verwendet zur 

Verkettung von JTAG-fähiger Hardware. 

186


JTAG: Zustandsautomat 

187

Paralleles Bussystem 

188

Paralleles Bussystem 

� Dient zum Anschluss von externem Speicher und 

Peripheriebausteinen. 

� Bestandteile: 

Adressleitungen A[n:0] 

Datenleitungen D[7:0] 

Steuerleitungen CS/ 

WE/ 

RE/ 

ALE1 

beim ATxmega128A1: 

Chip Select 

Write Enable 

Read Enable 

Address Latch Enable 

EBI (external 

bus interface) 

Ports H, J, K 

189

Quelle: Atmel XMEGA A Manual 

Schreibzyklus SRAM (I) 

190

Schreibzyklus SRAM (II) 

1. CPU gibt Adresse, auf die geschrieben werden soll, auf Adressbus 

aus und aktiviert CS/-Signal. 

2. CPU gibt zu schreibendes Datum auf Datenbus aus. 

3. CPU aktiviert WE/-Signal. 

4. CPU deaktiviert WE/-Signal (steigende Flanke). Mit dieser Flanke 

übernimmt angesprochener Speicher das Datum. 

5. CPU nimmt Datum von Datenbus weg und deaktiviert CS/-Signal. 

191

Lesezyklus SRAM 

192

Multiplexen von Adressleitungen mit ALE 

74x573 

193

Schreibzyklus SRAM 

mit gemultiplextem Adressbus 

194

� Hersteller: Cypress 

� SRAM 

Beispiel: SRAM CY7C199 (I) 

� Organisation: 32K x 8 = 

32 · 1024 Speicherstellen 

je 8 Bits 

� Steuerleitungen: 

WE/ = write enable 

OE/ = output enable 

CE/ = chip enable 

Quelle: Datenblatt CY7C199 

195

Beispiel: Speicher CY7C199 (II) 

196

Beispiel: Speicher CY7C199 (III) 

197

Beispiel: Speicher CY7C199 (IV) 

198

Beispiel: DA-Wandler AD7302 

� Hersteller: Analog Devices 

� Dual Voltage Output 8-Bit 

DAC 

Quelle: Datenblatt AD7302 

� Steuerleitungen: 

A/B = Address pin to select 

DAC A or B 

WR/ = write 

CS/ = chip select 

199

Anschluss von Speicher an eine CPU: 

Beispiel I 

CPU 

RE 

WE 

OE 

8K x 8 

WE 

/CE /CE 

Speicherchip 1 

Adress-Bus A[15:0] 

Daten-Bus D[7:0] 

OE 

8K x 8 

Speicherchip 2 

WE 

200

Anschluss von Speicher und Peripherie an eine 

CPU: Beispiel II: Aufgabenstellung 

� Aufgabe: 

Folgende Bausteine sind an eine CPU mit 16 Bit Adressraum 

anzuschließen, so dass sie an den angegebenen Adressen 

anzusprechen sind: 

Baustein Adressen im Adressraum der 

CPU: 

SRAM 32K x 8 (CY7C199) 0x0000 – 0x7FFF 

AD7302 0xF000 und 0xF001 

201

CPU 

Beispiel II: Mögliche Lösung (I) 

D7 

... 

D0 

ALE 

A7/A15 

... 

A0/A8 

74HC573 

D7 

… 

D0 

A15 

LE RAM 

Q7 

… 

Q0 

D7 

... 

D0 

A14 

... 

A8 

A7 

... 

A0 

CE/ 

1 

A0 

D7 

… 

D0 

AD7302 

A/B 

CS/

Beispiel II: Mögliche Lösung (II) 

� Gleichungen des Adressdecoders: 

CS/ SRAM = A15 

CS/ AD7302 = A15/ 

203

Beispiel II: Mögliche Lösung (III) 

� Resultierende Adresstabelle: 

A 

1 

5 

A 

0 

Hexadezimal 

0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0000 CS/ SRAM =0 

� � 

0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 7FFF 

1 x x x x x x x x x x x x x x 0 8000, 8002, ..., FFFE CS/ AD7302 =0 

1 x x x x x x x x x x x x x x 1 8001, 8003, ..., FFFF 

für Adressdecodierung 

verwendet 

nicht verwendet 

an Peripheriebaustein 

angeschlossen 

„Spiegelungen“ 

204

Strategien für die Adressdecodierung (I) 

� Minimale Adressdecodierung 

� Es werden nur die minimale Anzahl von Adressleitungen zur 

Adressdecodierung verwendet, die nötig sind, um die 

vorhandenen Speicher-/Peripheriebausteine in den Speicher 

einzublenden. 

� Beispiel: vorherige Folie 

205

Strategien für die Adressdecodierung (II) 

� Teilweise Adressdecodierung 

� Es werden einige Adressleitungen zur Adressdecodierung 

verwendet. 

� Beispiel: 

206

Strategien für die Adressdecodierung (III) 

� Vollständige Adressdecodierung 

� Es werden alle Adressleitungen zur Adressdecodierung verwendet. 

� Beispiel: 

CS/ AD7302 = A15 � A14 �A13 �A12 � A11/ � A10/ � A9/ � A8/ � A7/ � A6/ � 

A5/ � A4/ � A3/ � A2/ � A1/ 

207

Optionen zum Anschluss von 

Peripheriebausteinen (z. B. DA-Wandler, LCD, ...) 

� Serieller Bus, z. B. I²C 

� Paralleler Bus, „Memory-Mapped“ 

� Verwendung von Port-Bits 

� Erzeugung der Steuersignale wie E, R/W/ über Software 

208


1. Ein Speicherbaustein wird mit den Adressen 0x0000 bis 0x1FFF 

angesprochen. 

a) Wie viele Adressleitungen besitzt der Baustein? 

b) Wie viele Speicherstellen besitzt der Baustein? 

2. Der CE/-Eingang eines 6264 sei an den Ausgang einer NAND- 

Verknüpfung der Adressleitungen A15, A14 und A13 einer CPU 

(Adressraum: 16 Bits) angeschlossen. Gib alle Adressen im 

Adressraum der CPU an, unter denen der 6264 aktiviert wird. 

209


3. Es wird nach der Methode der „linearen Auswahl“ folgender 

Adressdekoder aufgebaut: 

Quelle: Prof. Liebmann 

a) In welchen Adressbereichen der CPU werden die einzelnen 

Chip Select-Signale aktiv ( = low)? 

b) Welche Adressbereiche dürfen von der CPU nicht 

angesprochen werden? 

c) Welcher Adressbereich kann nicht dekodiert werden? 

210

Auswahl Mikrocontroller 

211

Kriterien zur Auswahl von Mikrocontrollern 

• Verfügbarkeit 

– jetzt/zukünftig 

• Preis 

– Chips, Entwicklungswerkzeuge wie Software und Programmieradapter, ggf. 

Schulung/Support 

• Bauform 

• Spannungen 

• Leistungsaufnahme 

• Geschwindigkeit 

• Integrierter/anschließbarer Speicher und integrierte Peripherie, Schnittstellen 

• Verfügbarkeit/Qualität von Dokumentation 

• Support 

– Hersteller/Community 

• Verfügbare Fremdsoftware 

– z. B. RTOS, Dateisystem o. ä. 

• Unterstützte Programmiersprachen 

• Programmier-/Debugmöglichkeit 

• Vorhandene Erfahrungen/vorhandener Code 

212

• 8 Bit 

Einige Mikrocontroller-Architekturen 

– MCS-51 (früher Intel, jetzt diverse Hersteller) 

– H8 (Renesas, früher Hitachi) 

– 68HC05, 68HC08, 68HC11 (Freescale, früher Motorola) 

– AVR (Atmel) 

– PIC (Microchip) 

– PicoBlaze (Xilinx, zur Integration in ein FPGA) 

• 16 Bit 

– C16x (Infineon, früher Siemens) 

– 68HC12, 68HC16 (Freescale, früher Motorola) 

– dsPIC (Microchip) 

– MSP430 (Texas Instruments) 

• 32 Bit 

– ARM (diverse Hersteller, z. B. STMicroelectronics, NXP, Atmel) 

– AVR32 (Atmel) 

– Tricore (Infineon, früher Siemens) 

213

• Ursprünglich: Intel 8051 (1979) 

MCS-51 (I) 

• Durch Lizensierung viele Varianten (auch aktuelle!) von vielen 

Herstellern, u. a. Analog Devices, Atmel, Infineon, Maxim/Dallas, 

Oki, NXP, Silicon Laboratories, Texas Instruments 

• 8 Bit 

• CISC-Befehlssatz 

– Beispiele: 

• DJNZ R0,marke: „decrement and jump if not zero“ 

• ADD A,R2 linker Operand nur „Akkumulator“ (spezielles Register) 

• Spezielle Befehle für Bitoperationen auf einem Teil des Datenspeichers 

• Befehlsausführung: 

– 1 Befehl = 1 bis 3 Maschinenzyklen 

– 1 Maschinenzyklus = ursprünglich 12, jetzt oft 1 Taktzyklus 

214

• Besonderheiten beim Speicher: 

MCS-51 (II) 

– Getrennter Programm- und Datenspeicher (jeweils (eigentlich) max. 64 

kiBytes) 

– Unterscheidung zwischen „internem“ und „externem“ Datenspeicher 

• Interner Datenspeicher max. 256 Bytes 

• Stack nur in internem Datenspeicher 

– (eigentlich) 128 Bytes Special Function Registers (SFR) 

• Erweiterungen der Zweithersteller uneinheitlich 

• Unfreundlich für C-Compiler (mehrere Spracherweiterungen nötig) 

215

• Schaltung der Ports: 


MCS-51 (III) 

216

• Hersteller: STMicroelectronics 

STM32 (I) 

• Über 75 Varianten verfügbar, auch z. B. mit LCD-, CAN-, USB-, 

Ethernet-Schnittstelle 

• Basiert auf ARM Cortex M3-CPU 

– 32 Bits 

– RISC-Befehlssatz „Thumb2“ 

• Die meisten Befehle werden in 16 Bits codiert. 

– Die meisten Befehle werden in 1 Taktzyklus ausgeführt. 

– Sehr C-Compiler-freundlich. 

• Besonderheiten bei Interrupts: 

– Interrupt-Vektoren enthalten direkt Adressen der ISRs (keine Sprung- 

oder anderen Befehle). 

– Automatisches Speichern von einigen Registern bei einem Interrupt. 

• Besonderheit: Bit Banding 

217

Quelle: STMicro 

STM32: Memory Map 

218

STM32: Bit Banding (I) 

• Bit Banding: Die einzelnen Bits der 32-Bit-Worte haben eine zweite, eigene 

Adresse („alias“), deren Inhalt 0x00000000 oder 0x00000001 ist. 

219

STM32: Bit Banding (II) 

• Beispiel: Setze Bit 3 im Byte 0x20000000. 

• Ohne Bit Banding: 

uint8_t *p = 0x20000000; 

*p |= 1

Echtzeitsysteme 

221

Definition Echtzeit 

• Echtzeit (englisch real-time): Die Dauer eines Vorgangs (bei uns 

insbesondere: Reaktion auf ein Ereignis) ist vorhersagbar. 

• Unterscheidung: 

– Weiche Echtzeit: Eine angegebene Obergrenze für die Dauer wird 

„normalerweise“ nicht überschritten. 

– Harte Echtzeit: Eine angegebene Obergrenze für die Dauer wird 

(mathematisch beweisbar) niemals überschritten. 

222

Aufgabe 

1. Exakt alle 100 µs soll (per Software) Pin E0 invertiert werden. 

2. Bei jeder steigenden Flanke an Pin E7 soll ein Wert aus dem A/D- 

Wandler abgeholt werden (ADCA.CH0.RES, vorzeichenbehaftet). Ist 

dieser Wert größer 0, so soll Pin E1 gesetzt, andernfalls gelöscht 

werden. 

223

Fragen 

a) Schreibe Interrupt-Service-Routinen für die Aufgaben 1 und 2. 

b) Wenn nur die Aufgabe 1 ausgeführt wird, wie viel Prozent ist unser 

Mikroprozessor (ATxmega128A, 2 MHz) damit ausgelastet? 

c) Wie sollte man die Prioritäten der beiden Interrupts wählen? 

d) Wenn Aufgaben 1 und 2 ausgeführt werden, wie groß ist dann die 

Reaktionszeit für Aufgabe 2 maximal? Mit welcher Frequenz darf 

das Ereignis von Aufgabe 2 maximal auftreten? 

224

Interrupt Response Time 

(Quelle: XMEGA A Manual) 

12.4.2 Interrupt Response Time 

The interrupt response time for all the enabled interrupts is five 

CPU clock cycles minimum. During these five clock cycles the 

program counter is pushed on the stack. After five clock cycles, 

the program vector for the interrupt is executed. The jump to the 

interrupt handler takes three clock cycles. 

If an interrupt occurs during execution of a multi-cycle instruction, 

this instruction is completed before the interrupt is served. If an 

interrupt occurs when the device is in sleep mode, the interrupt 

execution response time is increased by five clock cycles. In 

addition the response time is increased by the start-up time from 

the selected sleep mode. 

A return from an interrupt handling routine takes five clock 

cycles. During these five clock cycles, the program counter is 

popped from the stack and the stack pointer is incremented. 

225

Peter Gober Beuth Hochschule Für Technik Berlin

Erfolgreiche ePaper selbst erstellen

Template löschen?

Als Template speichern?