Geräteentwurf mit Mikroprozessoren 1

Geräteentwurf mitMikroprozessoren 1Sammlung von AntwortenEinleitungDiese Antwortensammlung wurde auf Basis des Skriptums erstellt und betrifft einige Fragen der im Internetangebotenen Testbeispiele. Die Sammlung erhebt keinerlei Anspruch auf Vollständigkeit oder Korrektheit.Sollten Ihnen Fehler auffallen, bitte ich Sie, mir das per E-Mail mitzuteilen.Version: 1.0Stand: 17.12.2007Erstellt von: Bernhard Geiger (sigurd@sbox.tugraz.at)1

Zeichnen Sie ein Blockschaltbild eines μprogrammierten Steuerwerkes einerCPU und erklären Sie die Funktionsweise.Das Steuerwerk dekodiert die einzelnen Befehle und steuert dementsprechend das Rechenwerk und denInformationsfluss sowohl innerhalb der CPU als auch zwischen CPU und I/O Einheiten. Bei einemµprogrammierten Steuerwerk ist die Abfolge der Steuersignale für einen Buszyklus wird durch sequentielleAusführung sogenannter Mikroinstruktionen bestimmt. Diese sind in einem sehr schnellen Festwertspeicherinnerhalb des Steuerwerks untergebracht. Wird hauptsächlich bei CISC-Prozessoren verwendet.Blockschaltbild:Der Maschinenbefehl wird im Instruction Register zwischengespeichert, er legt die Startadresse des µProgrammsfest. Das µProgramm läuft sequentiell/verzweigt ab und generiert Steuersignale für die Abläufe in der CPU(ALU, Speicher, etc.). Gegebenenfalls wirken Ergebnisse der Operationen auf das µProgramm zurück, z.B.durch Auswahl der nächsten µAdresse. Nach Ablauf des µProgramms wird ein neuen Maschinenbefehl in das IRgeladen.Was versteht man bei Flash Memories unter den Begriffen NOR-Architektur,NAND-Architektur und Multi-Level Cell?NOR-Architektur: Hier sind die Speicherzellen parallel über die Datenleitungen geschaltet (entspricht NOR-Schaltung im n-Kanal-Zweig von CMOS) und können einzeln, direkt und wahlfrei angesprochen werden. Sehrkurze Zugriffszeiten, für Programmcodes (EEPROM-Ersatz) und Businterfaces geeignet.NAND-Architektur: Hier sind die Speicherzellen in größeren Gruppen in Serie geschaltet (entspricht NAND-Schaltung im n-Kanal-Zweig von CMOS). Da sich eine Gruppe je eine Datenleitung teilt, können die Daten nursequentiell und blockweise ausgelesen werden. Die Zugriffszeit ist daher größer, da aber weniger Datenleitungenbenötigt werden, ist die Speicherdichte ebenfalls größer.Multi-Level Cell: Hier besteht die Möglichkeit, auf dem isolierten Gate bis zu 16 unterschiedlicheLadungsmengen zu speichern, d.h. es können pro Zelle bis zu 4 bit gespeichert werden.Was versteht man in einem Mikroprozessorsystem unter einemStapelspeicher? Wozu wird er benötigt und wie wird er verwaltet?Ein Stapelspeicher ist ein Teil des gewöhnlichen RAMS, sein Bereich ist durch das Stack Segment Register (SS;unterste Adresse) und den Stack Pointer (SP; oberste Adresse) festgelegt. Sein Name kommt daher, dass es sichum einen LIFO-Speicher handelt, also einen Stapel.Er wird hauptsächlich zum Unterprogrammaufruf (Interrupt) verwendet: Beim Aufruf wird der aktuelleProgrammzähler (PC) und die Zustandsflags der ALU, sowie ggf. Parameter auf den Stack gelegt, der SPentsprechend erhöht, der PC wird mit der Adresse des Unterprogramms (bzw. der ISR) geladen und dasProgramm an dieser Stelle ausgeführt. Nach Ablauf des Unterprogramms wird vom Stack automatisch dieRücksprungadresse in den PC geladen und der ALU-Zustand wird wiederhergestellt.2

Welche Angaben sind in einem Maschinenbefehl enthalten? Was versteht manin diesem Zusammenhang unter Drei-, Zwei- und Einadressformat?Grundsätzlich besteht ein Maschinenbefehl aus Operationen und Operanden: Die Art der Operation, die derMaschinenbefehl ausführt, wird im OPCODE angegeben, die Operanden bezeichnen die Daten, an denen dieOperation durchgeführt werden soll. Im Allgemeinen handelt es sich dabei um die Adressen des ersten und deszweiten Operanden sowie um die Adresse, in die das Resultat geschrieben werden soll. Gegebenenfalls ist imMaschinenbefehl noch die Adresse des nächsten Befehls angegeben. Entfällt diese, weil man z.B. linear denSpeicher durchläuft, bleiben drei Adressen übrig (Dreiadressformat). Legt man fest, dass das Resultat an dieAdresse des ersten Operanden geschrieben werden soll, kann eine weitere Adressangabe eingespart werden(Zweiadressformat). Befindet sich schließlich der erste Operand in einem speziellen Register (Akkumulator),kann auch seine Adresse wegfallen (Einadressformat) - das Resultat wird nach der Operation in das spezielleRegister geschrieben.Verwendet man die verkehrte polnische Notation in Verbindung mit einem Stapelspeicher, können alleAdressangaben wegfallen (Nulladressmaschine)Was versteht man bei einem µP-System unter den Begriffen synchroner undasynchroner Bustransfer?Synchron: Der Transfer ist dabei an einen festen Takt gebunden, der sich nach dem langsamsten Teilnehmerrichten muss (Abhilfe durch wait states, generiert z.B. in der Bussteuereinheit). Die Daten müssen zu bestimmtenfixen Zeitpunkten bereitstehen oder übernommen werden. Der Schaltungsaufwand ist geringer. Intel verwendetsynchronen Bustransfer.Asynchron: Der Zyklus beginnt mit dem Aussenden der Adresse, der Festlegung der Transferrichtung und einemStartsignal (Address Strobe bzw. Master Synch) der Bussteuereinheit. Die angesprochene Einheit stellt die Datenbereit bzw. übernimmt sie und quittiert (Data Acknowledge bzw. Slave Synch). Der Schaltungsaufwand beieinem derartigen Handshake-Verfahren ist aufgrund der vielen Signalpfade größer, dafür ist der Transfer nichtan den langsamsten Teilnehmer gebunden. Motorola verwendet asynchronen Bustransfer.Was versteht man bei einem SDRAM unter den Begriffen:Read latency/CAS latency: Dabei handelt es sich um eine einstellbare Verzögerung, um den Baustein an diePeripherie anzupassen (z.B. bei memory timing), d.h. die Daten stehen erst nach dieser Zeit am Ausgang zurVerfügung. Die Latency gibt die Zahl der Takte an, die zwischen dem Lesekommando und der Datenausgabeablaufen.Linear burst mode: Nach Anlegen der Spaltenadresse werden je nach eingestellter Burstlänge sequentiell dieZeilenadressen ausgelesen, beginnend von der Startadresse. Sollte die Burstlänge von der Startadresse gesehenüber den Block hinausgehen, wird wieder von vorne angefangen, also z.B. 5-6-7-0-1-2-3-4. Es handelt sich beider Berechnung der Adressen um einen Modulo-Burstlänge-Zähler.Interleaved burst mode: Die Adresse wird mithilfe einer EXOR-Verknüpfung zwischen Adresse und Zählerberechnet, was in einer veränderten Reihenfolge resultiert, also z.B. 5-4-7-6-1-0-3-2. Intel verwendet gernediesen Modus, weil er in Hardware einfacher zu implementieren ist.Was versteht man unter direktem Speicherzugriff (DMA)? Erklären Sie denVorgang!Bei DMA laufen die Datentransfers zwischen I/O-Bausteinen und Speicher bzw. zwischen Speicher undSpeicher nicht mehr über die CPU sondern direkt von Datenquelle zu Datensenke. Die CPU wird dabei vom Busweggeschaltet und kann andere Aufgaben übernehmen, während ein DMA-Controller die Bussteuerungübernimmt. Der Datentransfer wird schneller.1. Der DMA-Controller wird durch Hardware (Data REQ-Leitung) oder Software angefordert.2. DMAC fordert CPU auf, den Bus freizugeben (HOLD).3. CPU beendet ggf. laufen Buszyklus, schaltet ihre Busleitungen auf High-Z und bestätigt die Busfreigabe(Hold Ack).4. Der DMAC bestätigt die Übernahme der Buskontrolle (Data ACK) und führt den gewünschten Transferdurch.5. Nach Beendigung des Transfers gibt der DMAC den Bus frei und nimmt die HOLD-Anforderung zurück. DieCPU übernimmt den Bus wieder.3

In einem 8086-System soll der 16 bit Datenbus in einen 8 bit I/O-Busgemultiplext werden. Entwerfen Sie die Schaltung unter Verwendung zweierbidirektionaler Buspuffer.Erklären Sie die Anpassung einer Signalquelle mit Serienwiderstand an eineLeitung. Wozu dient Sie? Skizzieren Sie den Spannungsverlauf am Anfang undam Ende der Leitung (offen), bei einem pulsförmigen Signal.Ohne Anpassung würden am Leitungsende und am Leitungsanfang Reflektionen entstehen, wobei Reflexionenam Leitungsanfang den Pegel am Leitungsende verfälschen können (stufenförmige Spannung am Leitungsende;ringing, overshoot, ringback).Der Nachteil dabei ist jener, dass erstens entlang der Leitung ein stufenförmiger Signalverlauf auftritt und dasszweitens am Anpassungswiderstand bei der Quelle ein Spannungsabfall am Serienwiderstand auftritt. Dieserverringert den Störabstand.Was versteht man in Zusammenhang mit Bussignalen unter incident waveswitching und reflected wave switching?Incident wave switching: Die hinlaufende Spannungswelle wird an einem Terminator (z.B. Parallelwiderstand)im Empfänger in Wärme umgewandelt, die Amplitude der hinlaufende Spannungswelle muss dabei hoch genugsein, um am Empfänger einen Schaltvorgang hervorrufen zu können. Dieses System wurde bei alten Bussenangewendet.Reflected wave switching: Hier wird kein Abschlusswiderstand benötigt. Durch die Reflexion verdoppelt sichdie Spannung am Leitungsende, sodass niedrigere Pegel verwendet werden können, um im Empfänger nochimmer Schaltvorgänge hervorrufen zu können. Jedoch muss die Quelle über einen Serienwiderstand an den4

Wellenwiderstand angepasst werden. NT: Geringerer Störabstand. Außerdem muss eine Mindestzeit zwischenzwei Pulsen vergehen, damit die rücklaufende Welle an der Quelle in Wärme umgewandelt werden kann.Wie und warum beeinflussen entlang einer Busleitung angeschlossenSchaltkreise den Wellenwiderstand dieser Leitung und die Laufzeit desSignals?Sie wirken als Kapazitäten, die an jedem Anschlusspunkt Reflexionen hervorrufen (die Welle muss sich auch inRichtung der angeschlossenen Schaltkreise ausbreiten, man kann also sagen, dass die fiktive Kapazitätumgeladen werden muss).CDZ ' =0=n∑ClZ0nC1+CCτ ' = τ 1+CD00DC n… Kapazitäten entlang der Leitung, l… Leitungslänge, C 0 …KapazitätsbelagErklären Sie die verschiedenen Möglichkeiten des Abschlusses einerBusleitung zur Vermeidung von Reflexionen!Serienwiderstand bei der Quelle: Die rücklaufende Welle wird im Serienwiderstand (gleicher Betrag wieWellenwiderstand) vor der Quelle (R=0) in Wärme umgewandelt, am Empfänger ist das Signal stabil (reflectedwave switching)Parallelwiderstand am Empfänger: Die hinlaufende Welle wird im Parallelwiderstand (gleicher Betrag wieWellenwiderstand) beim Empfänger (R=unendl.) in Wärme umgewandelt. Es kann sich keine rücklaufendeWelle ausbilden (incident wave switching).Stichleitungen: In Mikrowellenanwendungen werden auch gedruckte Stichleitungen zur Anpassungunterschiedlicher Wellenwiderstände verwendet.Wie groß ist ungefähr die Ausbreitungsgeschwindigkeit von Signalen ingedruckten Schaltungen? Ab welcher Leitungslänge sind bei einerSignalanstiegszeit von 3 ns Maßnahmen gegen Reflexionen zu treffen?Die Ausbreitungsgeschwindigkeit liegt bei ungefähr 5 ns/m. Da aber erst bei Signalanstiegszeiten kürzer als diedoppelte Laufzeit vom Leitungsanfang bis Leitungsende Probleme durch Reflexionen entstehen, kann man beikurzen Leitungslängen auf Anpassung verzichtet werden. Für eine Signalanstiegszeit von 3 ns gilt:2lAvp 3nsAl= 0. 3mvnsp22 5m5