1 TEMA 4 TECNICAS DE DIRECCIONAMIENTO

TEMA 4
TECNICAS DE DIRECCIONAMIENTO
CURSO 2010/2011
TECNICAS DE DIRECCIONAMIENTO
1. Introducción
2. Registros de los Generadores de Direcciones (DAG)
• Registros Alternos de los DAG
3. Modos de Operación de los DAG
• Direccionamiento Premodificado o Posmodificado
• Direccionamiento de Buffers Circulares
• Direccionamiento de Bit Inverso
4. Transferencias con los Registros de los DAG
• Restricciones en las Transferencias con los Registros de
los DAG
1

INTRODUCCION
‣ La familia de procesadores ADSP-2106x dispone de dos generadores de
direcciones (DAG) que simplifican la tarea de organizar los datos en
memoria. Los DAG permiten que el procesador direccione la memoria
indirectamente, esto quiere decir que una instrucción especifica un registro
de un DAG que contiene la dirección del operando, en lugar del valor
absoluto de la dirección.
‣ El Generador de Direcciones 1 (DAG1) genera direcciones de 32 bits para el
bus de direcciones de memoria de datos (DMA).
‣ El Generador de Direcciones 2 (DAG2) genera direcciones de 24 bits para el
bus de direcciones de memoria de programa (PMA).
‣ Los generadores de direcciones proporcionan implementación hardware a
algunas funciones habitualmente usadas en algoritmos de procesadmiento
digital de señales: ambos DAG implementan buffers de datos circulares que
requieren incrementar un puntero repetidamente a lo largo de una zona de
memoria, también ambos DAG realizan el direccionamiento de bit inverso, el
cual proporciona los bits de una dirección en orden inverso.
REGISTROS DE LOS DAG
‣ Cada DAG tiene 4 tipos de registros:
Registros Indice (I).
Registros Modificador (M).
Registros Base (B).
Registros Longitud (L).
‣ Un registro Indice actúa como puntero a memoria y un registro Modificador
contiene el incremento para actualizar el puntero.
‣ Los registros B y L sólamente se utilizan para implementar buffers
circulares. Un registro B contiene la dirección base (primera dirección) de un
buffer circular y el registro L con el mismo índice, contiene el número de
posiciones, es decir, la longitud del buffer circular.
‣ Cada DAG contiene 8 registros de cada tipo.
2

REGISTROS DE LOS DAG
REGISTROS ALTERNOS DE LOS DAG
‣ Cada DAG tiene un juego de registros secundario o alterno para cambios de
contexto. Para activar los registros alternos, cada DAG está organizado en
dos mitades (alta y baja).
‣ La mitad alta del generador de direcciones 1 contiene los registros I, M, B y L
numerados del 4 al 7 y la mitad baja los registros numerados del 0 al 3.
Análogamente la mitad alta del DAG2 contiene los registros 12 - 15 y la mitad
baja los registros 8 - 11.
‣ Determinados bits del registro MODE 1 determinan para cada mitad qué
registros están activos si los primarios o los alternos (0 = primarios, 1 =
alternos).
‣ Este agrupamiento o disposición de los registros alternos en dos mitades
permite pasar punteros entre contextos en cada DAG.
3

REGISTROS ALTERNOS DE LOS DAG
REGISTROS ALTERNOS DE LOS DAG
4

MODOS DE OPERACION DE LOS DAG
‣ Las operaciones de los generadores de direcciones incluyen:
Generar direcciones con premodificación o posmodificación.
Manejo de buffers circulares.
Direccionamiento de bit inverso.
DIRECCIONAMIENTO PRE O POS
‣ El procesador puede sumar un
desplazamiento o modificador,
que puede ser el contenido de
un registro M o un valor
inmediato, a un registro índice I,
y depositar como salida la
dirección resultante. Este modo
de operación es conocido como
direccionamiento premodificado
y sin actualización. (este modo
no cambia el contenido del
registro I).
5

DIRECCIONAMIENTO PRE O POS
‣ O bien el procesador
puede depositar como
salida el contenido del
registro I y después
sumarle el contenido del
registro M o un valor
inmediato para obtener
un nuevo valor del
registro I. Este modo de
operación es conocido
como direccionamiento
posmodificado y con
actualización del registro
I.
DIRECCIONAMIENTO PRE O POS
‣ El número de bits del modificador inmediato depende de la instrucción,
puede tener el mismo número de bits que el registro I al que modifica.
‣ El direccionamiento premodificado es siempre lineal, no circular (por lo
tanto no le afecta la operación módulo realizada con el registro L).
‣ La dirección generada con el modo de direccionamiento premodificado no
puede cambiar de espacio de memoria.
‣ En el código ensamblador de la familia del procesadores ADSP-2106x estos
modos de direccionamiento premodificado y posmodificado se distinguen
por la posición del índice y del modificador (que puede ser un registro M o
un valor inmediato) en la instrucción: el registro I antes del modificador
indica direccionamiento posmodificado, si el modificador está colocado
primero indica direccionamiento premodificado sin actualización.
6

DIRECCIONAMIENTO PRE O POS
Ejemplos:
R6 = PM (I15, M12); Indirecto posmodificado (I15 = I15 + M12)
‣ Si cambiamos el orden de los registros M e I:
R6 = PM(M12, I15); Indirecto premodificado (no cambia I15)
‣ Cualquier registro M puede modificar a cualquier registro I, dentro del
mismo Generador de Direcciones (DAG1 o DAG2):
DM(M0, I2) = TPERIOD;
DM(M0, I14) = TPERIOD;
Instrucción correcta que accede a la dirección
(M0 + I2)
Instrucción incorrecta
MODIFICADORES INMEDIATOS
‣ La magnitud de un valor inmediato que puede modificar un registro índice I
depende del tipo de instrucción y si el registro I pertenece al DAG1 o al DAG2.
‣ Los modificadores de los registros del DAG1 pueden ser como máximo de 32
bits. Los modificadores de los registros del DAG2 pueden ser como máximo de
24 bits. Algunas instrucciones con operaciones en paralelo solamente permiten
modificadores de 6 bits como máximo.
Ejemplos:
‣ Modificador de 32 bits:
R1 = DM(0x40000000, I1);
Dirección = I1 + 0x40000000
‣ Modificador de 6 bits:
F6 = F1 + F2, PM(I8, 0x0B) = ASTAT; Dirección = I8;
7

BUFFERS CIRCULARES
‣ Los Generadores de Direcciones soportan el direccionamiento de datos dentro
de un buffer circular.
‣ Un buffer circular es un conjunto de direcciones de memoria que almacenan
datos. Un registro Indice I actúa como puntero recorriendo el buffer, siendo
posmodificado y actualizado mediante la suma de un valor específico (positivo
y negativo) en cada paso. Si la dirección modificada apunta a una posición
fuera del buffer, la longitud del buffer es restada o sumada para conseguir que
el puntero vuelva a posicionarse dentro del buffer. No hay restricciones sobre
el valor que puede tomar la dirección base del buffer circular.
‣ El direccionamiento de buffers circulares únicamente puede utilizar el modo
posmodificado, no el premodificado.
Ejemplo:
F1 = DM (I0, M0);
F1 = DM (M0, I0);
Direccionamiento correcto
Direccionamiento incorrecto
REGISTROS ASOCIADOS
‣ Los cuatro tipos de registros de los Generadores de Direcciones intervienen en
el funcionamiento de los buffers circulares:
‣ El registro I contiene el valor que se deposita en el bus de direcciones.
‣ El registro M contiene el modificador, valor positivo o negativo que se suma al
registro I después de cada acceso a memoria. El registro M puede ser cualquier
registro M que pertenezca al mismo DAG que el registro I y no tiene porqué
tener el mismo índice. El modificador puede ser también un valor inmediato en
lugar de un registro M pero debe ser menor que la longitud del buffer (registro
L).
‣ El registro L almacena el tamaño del buffer circular y por tanto el rango de
direcciones en el que puede moverse el registro I. El contenido de L debe ser
positivo y no puede ser mayor de 2 32 -1 (para L0-L7) o 2 24 -1 para (L8 – L15).
Cuando un registro L se inicializa con 0, el buffer no es circular sino lineal.
‣ El registro B, o el registro B más el registro L contiene el valor con el cual se
compara el registro I después de cada acceso. Cuando el registro B se carga, el
correspondiente registro I se carga simultáneamente con el mismo valor.
Cuando I se carga, B no se modifica. B e I pueden leerse independientemente
uno de otro.
8

MODO DE OPERACION
‣ Para programar un buffer circular en lenguaje ensamblador basta con inicializar
un registro L con un valor positivo, distinto de cero y cargar el correspondiente
registro B del mismo número con la dirección base o primera dirección del
buffer. Automáticamente el correspondiente registro I se carga con la misma
dirección base.
‣ Cuando tiene lugar el primer acceso utilizando el registro I, el DAG deposita el
contenido del registro I en el bus de direcciones y lo modifica sumándole el
registro M especificado o el valor inmediato. Si el valor modificado entra dentro
del rango del buffer se escribe en el registro I, si el valor modificado está fuera
del rango del buffer se le resta el registro L (o si el modificador es negativo se
suma) primero.
‣ Si M es positivo:
‣ Inew = Iold + M
‣ Inew = Iold + M – L
Si Iold + M < Direc. Base + L (final del buffer)
Si Iold + M ≥ Direc. Base + L (final del buffer)
‣ Si M es negativo:
‣ Inew = Iold + M Si Iold + M ≥ Direc. Base (comienzo del buffer)
‣ Inew = Iold + M + L Si Iold + M < Direc. Base (comienzo del buffer)
MODO DE OPERACION
9

INTERRUPCIONES ASOCIADAS
‣ Hay un conjunto de registros en cada Generador de Direcciones que pueden
generar una interrupción cuando se produce overflow en el manejo de un
buffer circular. En el DAG1 los registros son I7, B7, L7 y en le DAG2 son I15,
B15 , L15.
‣ Cuando se están direccionando datos en un buffer circular utilizando estos
registros y sucede que al incrementar o decrementar el registro I, el valor
obtenido sobrepasa el final o el principio del buffer, se genera una
interrupción.
INTERRUPCIONES ASOCIADAS
‣ Resumiendo podemos decir que se genera una interrupción cuando durante
la ejecución de una instrucción que utiliza el direccionamiento
posmodificado sucede que:
‣ Para M < 0
‣ Para M > 0
I + M < B
I + M > B + L
‣ Estas interrupciones pueden ser enmascaradas sin más que poner a cero
determinados bits del registro de máscaras IMASK.
‣ Pueden suceder situaciones en las que queramos usar en nuestro programa
los registros I7 0 I15, no para implementar buffers circulares y con las
interrupciones asociadas al overflow de los buffers circulares
desenmascaradas. Para impedir que se puedan generar estas interrupciones
basta con escribir en los registros B7/B15 y L7/L15 valores que aseguren que
las condiciones que generan interrupción no ocurren nunca.
10

INTERRUPCIONES ASOCIADAS
‣ Por ejemplo si estamos accediendo al rango de direcciones 0x1000 – 0x2000,
el programa debería escribir B=0x0000 y L=0xffff.
‣ Cuando en un programa estamos usando las interrupciones provocadas por
el desbordamiento de los buffers circulares debemos evitar utilizar los
correspondientes registros I7 e I15 en el resto del programa o sino tener
cuidado con los valores escritos en los registros B7/L7 y B15/L15,
explicados anteriormente, para prevenir que puedan producirse
interrupciones espureas.
‣ El registro de adhesivos STKY, también incluye dos bits que indican que se
ha producido desbordamiento en los buffers circulares:
‣ Bit 17 -> Desbordamiento en DAG1, buffer 7
‣ Bit 18 -> Desbordamiento en DAG2, buffer 15
‣ Estos bits, una vez activados, permanecen a 1 hasta que son explícitamente
borrados.
DIRECCIONAMIENTO DE BIT INVERSO
‣ El modo de direccionamiento de bit inverso puede realizarse de dos formas:
habilitando el modo bit inverso en el DAG1 o en el DAG2 y utilizando un
registro específico (I0 o I8) o utilizando la instrucción de bit inverso
(BITREV).
‣ En el modo de bit inverso, el DAG1 invierte el orden de los bits en las
direcciones de 32 bits procedentes del registro I0 y el DAG2 invierte el orden
de los bits en las direcciones de 24 bits procedentes del registro I8.
‣ Estos modos de funcionamiento se habilitan mediante dos bits del registro
MODE1 (BR0 y BR8). Solamente las direcciones procedentes de los registros
I0 e I8 pueden funcionar de este modo. Este modo afecta tanto al
direccionamiento premodificado como al direccionamiento posmodificado.
11

DIRECCIONAMIENTO DE BIT INVERSO
‣ La inversión de los bits tiene lugar en la salida de los DAGs y no afecta a los
valores almacenados en I0 e I8. En el caso del modo de direccionamiento
posmodificado, el valor actualizado de I0/I8 no está en orden inverso.
Ejemplo:
I0 = 0x80400000;
R1 = DM (I0, 3); DM = 0x201, I0 = 0x80400003
‣ La instrucción BITREV modifica e invierte el orden de los bits de las
direcciones contenidas en cualquier registro índice de los DAGs (I0 – I15) sin
acceder a memoria. Esta instrucción es independiente del modo de bit
inverso antes explicado.
‣ La instrucción BITREV suma un valor inmediato de 32 bits a un registro
índice del DAG1 o un valor inmediato de 24 bits a un registro índice del
DAG2, invierte el orden de los bits del resultado y escribe el resultado
modificado en el mismo registro índice.
Ejemplo:
BITREV (I1,4); I1 = Bit inverso de (I1 + 4)
DIRECCIONAMIENTO DE BIT INVERSO
12

TRANSFERENCIAS CON LOS DAGS
‣ Los registros de los DAGs forman parte del juego de registros del
procesador y pueden ser escritos desde memoria, desde otro registro o
desde un valor inmediato contenido en una instrucción. Los registros de los
DAGs también pueden almacenarse en memoria o en otros registros.
‣ Las transferencias entre los registros de 32 bits del DAG1 y el bus DMD de
40 bits se realizan sobre los bits 8-39 del bus.
TRANSFERENCIAS CON LOS DAGS
‣ Cuando un registro de 24 bits del DAG2 se lee desde el bus DMD de 40 bits,
si es un registro M se le efectúa extensión de signo hasta el bit 32 y si es un
registro I, L o B se rellenan con ceros los bits 0-7 y 32-39.
‣ Cuando un registro de 24 bits del DAG2 se escribe desde el bus DMD, se
transfieren los bits 8-31 y el resto se ignoran.
13

RESTRICCIONES CON LOS DAGS
‣ En algunas secuencias de instrucciones que implican transferencias con los
registros de los Generadores de Direcciones, el procesador inserta
automáticamente un ciclo de instrucción extra (NOP).
‣ Además ocurre también que ciertas secuencias de instrucciones producen
resultados incorrectos y no están permitidas en el ensamblador de la familia
de procesadores ADSP-2106x.
1. Cuando a continuación de una instrucción que carga un valor en un
registro de los DAG se coloca otra instrucción que usa cualquier
registro de ese mismo DAG para direccionar datos o saltos indirectos,
el procesador ADSP-2106x inserta automáticamente un ciclo extra
(NOP) entre las dos instrucciones. Esto ocurre porque se necesita el
mismo bus para las dos operaciones en el mismo ciclo, por tanto la
segunda operación es retrasada.
Ejemplo:
L2 = 8;
DM (I0, M1) = R1;
Puesto que L2 pertenece al mismo
DAG que I0 y M1, se inserta
automáticamente un ciclo extra
después de la escritura de L2
RESTRICCIONES CON LOS DAGS
‣ Los siguientes tipos de instrucciones se pueden ejecutar en los
procesadores ADSP-2106x pero generan resultados incorrectos:
2. Una instrucción que almacena un registro de los DAG en memoria
utilizando direccionamiento indirecto con el mismo DAG con o sin
actualización del registro índice. Esta instrucción escribe un valor
incorrecto en memoria o actualiza de forma errónea el registro índice.
Ejemplo:
DM (M2, I2) = I0; o DM (I1, M2) = I0;
3. Una instrucción que carga un registro de un DAG desde memoria
utilizando direccionamiento indirecto con el mismo DAG con
actualización del registro índice. La instrucción puede cargar el registro
del DAG o actualizar el registro índice pero no ambos.
Ejemplo:
L2 = DM (I1, M0);
14