Solution Final automne 2009 - Moodle

INF8500 Examen final Automne 2009
Question 4 (4 points) Assertions avec System Verilog
a) (1 pt) Quelle différence faites-vous entre une assertion de type assert et un point de
couverture Expliquez.
Les assertions permettent de détecter les comportements non-souhaitables alors que les points de
couverture (couverture fonctionnelle) permettent de répertorier les comportements désirés.
b) (3 pts) Soit l’interface d’un module Verilog qui réalise l’arbitration sur un bus tel que
présenté à la figure 4.1 (page suivante). Décrivez le rôle joué de chacune des assertions
ci-après (no 1 à 3) et proposez à l’aide d’un diagramme temporel une situation qui la fait
échouer.
Assertion no 1 :
property property1;
(@(posedge clk) roundORpriority && $rose (req[0]) |-> ##[1:4] gnt[0]);
endproperty
assert_property1: assert property (property1);
L’assertion no 1 permet de s’assurer que la réponse à la requête i se fait entre 1 et 4 cycles en
mode RR
Assertion no 2 :
property property2(i);
(@(posedge clk) disable iff (rst)
gnt[i] |=> (~gnt[i] throughout (req[i]) [-> 1]);
endproperty
generate
begin
genvar i;
for (i=0; i