Architecture de base d'un processeur embarquÃ© - Moodle

More documents

Recommendations

Info

Technique d’optimisation pour le point flottant (suite)Déroulage + OrdonnancementB: LD F0, 0(R1)LD F6, -8(R1)LD F10, -16(R1)LD F14, -24(R1)ADDD F4, F0, F2ADDD F8, F6, F2ADDD F12, F10, F2ADDD F16, F14, F21 itération = 14 cycles250 itérations = 3500 cyclesA = 9000/3500 = 2.57SD 0(R1), F4SD -8(R1), F8SD -16(R1), F12; SD -24(R1), F16SUBI R1, R1, #32BNEZ R1, BSD 8(R1), F16 ; 8 - 32 = -24Réf.: Computer Architecture, A Quantitative Approach, H&P, 1996. p228-251INF3610 Systèmes embarqués22
Architectures pour ILP(Superscalaire, SIMD, VLIW)Idée: Exécuter plus d’une instruction par cycleImpact: CPI < 1 !Solutions:Architecture superscalaireplusieurs pipelines travaillent en parallèle surplusieurs instructionsArchitecture VLIW (Very Long Instr. Word)Une seule instruction effectue plusieurs traitementsINF3610 Systèmes embarqués23
Page 1 and 2: Chapitre 3 : Introduction auxarchit
Page 3 and 4: Architecture RISC (rappel)• DLX p
Page 5 and 6: Architecture RISC (rappel)INF3610 S
Page 7 and 8: Architecture RISC (rappel)• Objec
Page 9 and 10: Regardons plus en détail ces dépe
Page 11 and 12: Regardons plus en détail ces dépe
Page 14 and 15: Technique d’optimisation pour le
Page 24 and 25: Exemple de superscalaire (ARM Corte
Page 26 and 27: Architecture superscalairePlusieurs
Page 28 and 29: Architecture superscalaireLe calcul
Page 30 and 31: En résumé:4 modèles possibles po
Page 32 and 33: Architecture VLIW• Une architectu
Page 34 and 35: Architecture VLIWOrdonnancement sta
Page 36 and 37: Exemple deVLIW(TMS320C6472)INF3610
Page 38 and 39: Il y aussi les dépendances de donn
Page 40 and 41: Prédiction statique• Hennessy et
Page 42 and 43: Prédiction dynamique (matérielle)
Page 44 and 45: Délai de branchement• Il existe

Architecture de base d'un processeur embarquÃ© - Moodle

Create successful ePaper yourself

Delete template?

Save as template?