Cours 80C552

SEPTIEME PARTIE: 

ETUDE FONCTIONNELLE DES CARTES REALISEES 

AUTOUR DU µC 80C552 

Plan de l’étude: 

A -Schéma fonctionnel de la carte XEVA page 76 

B- Schéma électrique de la carte XEVA page 77 

C- Schéma fonctionnel de la carte XEVA-DEMO page 78 

D- Schéma électrique de la carte XEVA-DEMO page 79 

E- Schéma fonctionnel de l’ensemble RACK51 page 80 

F- Schéma électrique de l’ensemble RACK51 page 81 

G- Schéma fonctionnel des cartes d’extension page 82 

H- Schéma électrique des cartes d’extension page 83 

I- Brochage cu microcontrôleur 80C552 page 84 

- 75 - - cf RIVALIN Georges 2005-2006-

A -Schéma fonctionnel de la carte XEVA: 


B- Schéma électrique de la carte XEVA : 


C -Schéma fonctionnel de la carte XEVA-DEMO: 


D -Schéma électrique de la carte XEVA-DEMO: 


E -Schéma fonctionnel de l’ensemble RACK51: 


F -Schéma électrique de l’ensemble RACK51: 


G -Schéma fonctionnel des cartes d’extension: 


H -Schéma électrique des cartes d’extension: 


I- Brochage du microcontrôleur 80C552: 


HUITIEME PARTIE: 

ETUDE STRUCTURELLE ET LOGICIELLE A L’AIDE 

DES CARTES REALISEES AUTOUR DU µC 80C552 

Plan de l’étude: 

A- Structuration interne du µC 80C552 page 86 

1°- Schéma synoptique et fonctions complémentaires 

2°- Registres à fonctions spéciales (SFR) page 87 

B- Réalisation de la conversion analogique/digital page 88 

1°- Structure interne 

a- Multiplexage des entrées analogiques 

b- Référence de conversion 

c- Résultat de la conversion page 89 

d- Contrôle de la conversion 

2°- Programme de conversion-type page 90 

a- Programme en langage assembleur 

b- Programme en langage C 

C - Le compteur/temporisateur (dit “timer”) T2 page 91 

1°- Bornes utilisées 

2°- Registres utilisés 

3°- Utilisation du registre TM2CON page 92 

4°- Utilisation du registre CTCON page 93 

5°- Utilisation des registres STE et RTE 

6°- Utilisation des registres TM2IR, IP1 et IEN1 page 94 

E- Les sorties à rapport cyclique variable PWM0 et PWM1 page 95 

1°- Fonctions réalisées 

2°- Registres utilisés 

3°- Caractéristiques des signaux de sorties 

4°- Programme en langage C page 96 

5°- Relevés exprimentaux 

F- Le fonctionnement du bus I²C page 97 

1°- Les différents types de bus 

2°- Le principe du bus I²C 

3°- Transmission d’un bit page 98 

4°- Condition de départ et de fin de transmission page 99 

5°- Bit d’accusé de réception: Acknowledge (ACK) 

G- Composition d’un message de transmission 

1°- Description générale 

2°- Constitution de l’octet-adresse du récepteur page 100 

3°- Composition des messages pour la mémoire EEPROM série 24C02 


A- Structuration interne du µC 80C552: 

1°- Schéma synoptique et fonctions complémentaires: 

Figure extraite de l’ouvrage “Microcontrôleurs 80C535 à 80C552- Bernard ODANT- Editions DUNOD 


Ce schéma 

synoptique et la figure 

ci-dessous font 

nettement apparaître 

l’évolution du µC8051 

au µC80C552. 

Il faut noter tout 

d’abord l’existence de 

2 ports parallèles 

supplémentaires: 

-P4: port logique 

bidirectionnel, 

-P5: port 

analogique 

unidirectionnel, 

-PWM: ensemble 

de 2 sorties à modulation 

de largeur 

d’amplitude, 

-I²C: port de 

communiation série. 

La taille de la 

mémoire RAM interne 

a par ailleurs doublé. 

Chacune des 

f o n c t i o n s 

supplémentaires fait 

évidemment appel à 

des registres internes 

supplémentaires ainsi 

que cela apparait sur la 

page suivante. 


2°- Registres à fonctions spéciales (SFR): 

Chacune des fonctions supplémentaires nécessitera l’utilisation de registres spécifiques. Ainsi, la 

conversion analogique/digital fera appel aux registres ADCH et ADCON. 

Le registre correspondant au port 

P5 (adresse: C4h) comporte les 

états des 8 entrées analogiques à 

convertir: on remarque qu’elles sont 

dénommées ADC7 à ADC0. 

Le registre ADCON (Analogic/ 

digital control) contiendra les variables 

nécessaires à la préparation de 

la conversion, et à son contrôle final. 

Le registre ADCH (Analogic/ 

digital converter high) contiendra 

les 8 bits de poids les plus forts du 

résultat de la conversion. 

De même, pour la communication 

sur bus I²C, il sera fait appel 

aux registres S1ADR, S1DAT, 

S1STA, S1CON. 

Les registres PWMP, PWM1 et 

PWM0 seront utilisés pour la production 

de signaux modulés en 

largeur d’impulsion (MLI ou PWM: 

Pulse Wide Modulation). 

De même les compteurs (timers) 

font appel à un certain nombre de 

registres: 

- les registres TMH2 et TML2 

(TiMer High et TiMer Low, soit 16 

bits au total) d’une part, 

TM2CON et TM2IR (TiMer Control 

et TiMer INterruption) d’autre 

part, pour le compteur 2, 

- le registre T3 pour le compteur 

3. 


B- Réalisation de la conversion analogique/digital: 

1°- Structure interne: 

Le convertisseur analogique-numérique possède 2 broches d’alimentation distinctes de celles de 

la partie logique du microcontrôleur: AVDD et AVSS. Elles sont généralement reliées au bornes VDD 

et VSS. 


a- Multiplexage des entrées analogiques: 

Les tensions à convertir sont applicables sur les 8 entrées ADC 7 à ADC 0 du microcontrôleur, 

c’est à dire sur les 8 bits du port 5. 

Par multiplexage, l’une de ces tensions est sélectionnée: ce sont les états des 3 bits de poids 

les plus faibles du registre ADCON qui permettent cet aiguillage, selon le tableau suivant: 

b- Référence de conversion: 

ADCON 2 ADCON 1 ADCON 0 Entrée sélectionnée 

0 0 0 ADC 0 

0 0 1 ADC 1 

0 1 0 ADC 2 

0 1 1 ADC 3 

1 0 0 ADC 4 

1 0 1 ADC 5 

1 1 0 ADC 6 

1 1 1 ADC 7 

Deux entrées analogiques du microcontrôleur servent de référence: AVREF+ et AVREF-. 

La tension de référence du convertisseur est la différence de ces deux potentiels: 

AVREF = AVREF+ - AVREF- 


c- Résultat de la conversion: 

Le résultat de la conversion est stocké dans le registre ADCH (pour les 8 bits de poids les 

plus forts), et dans le registre ADCON pour les deux bits de poids les plus faibles. 

Si le résultat de la conversion est exploité sur 10 bits, le résultat est donné par l’expression: 

RESULTAT = 2 10 x (TENSION - AVREF-) / (AVREF+ - AVREF-) 

Si le résultat de la conversion est exploité sur 8 bits, le résultat est donné par l’expression: 

RESULTAT = 2 8 x (TENSION - AVREF-) / (AVREF+ - AVREF-) 

Dans le cas où les entrées AVREF+ et AVREF- sont reliées à la masse, cette expression 

devient: 

RESULTAT = 2 8 x TENSION / AVREF. 

d- Contrôle de la conversion: 

Le registre ADCON comporte 8 bits, dont 3 servent au multiplexage, 2 servent à contenir 

une partie du résultat, et les 3 autres au contrôle de la conversion: 

ADCON 7 autrement dit ADC 1 : contient le bit 1 de la conversion sur 10 bits. 

ADCON 6 autrement dit ADC 0 : contient le bit 0 de la conversion sur 10 bits. 

(ne pas confondre ces deux bits avec les bits 0 et 1 de P5) 

ADCON 5 autrement dit ADEX: autorise le lancement de la conversion par signal externe; 

ADEX = 1 => lancement de la conversion par la borne STADC (Start ADC) 

ou mise à 1 du bit ADCS (ADC Start). 

ADEX = 0 => lancement de la conversion uniquement par la mise à 1 du bit 

ADCS (voir ci-dessous). 

ADCON 4 autrement dit ADCI: indique la disponibilité du résultat de la conversion; 

ADCI doit être mis à 0 par programme avant le lancement de la conversion, 

ADCI est mis à 1 matériellement quand le résultat de la conversion est disponible. 

ADCON 3 autrement dit ADCS: début et fin de la conversion; 

ADCS doit être mis à 1 par programme pour lancer la conversion, 

ADCS est mis à 0 matériellement quand le résultat de la conversion est disponible. 

ADCON 2 autrement dit AADR 2 : bit de poids 2 de la sélection du multiplexeur. 



Le programme de gestion de la conversion doit tenir compte de ces 6 derniers bits, comme 

nous allons le voir dans la partie suivante. 


2°- Programme de conversion-type: 

a- Programme en langage assembleur: 

INCLUDE REG552.INC Inclure le fichier “reg552.inc” pour la définition des registres du 

microcontrôleur 80C552. 

BCL2: MOV ADCON,#00h Initialisation du registre de contrôle du convertisseur: 

Mise à 0 du bit ADEX, la conversion sera lancée par la mise à 1 du bit ADCS, 

Mise à 0 du bit ADCI du registre de contrôle, ce bit passera à 1 lorsque la 

conversion sera terminée, 

Sélection de la broche P5.0 ou la tension à convertir est appliquée. 

ORL ADCON,#08h Lancement conversion par OU logique entre la valeur de ADCON et 08h: 

ADCON = 0 0 0 0 0 0 0 0 

08h = 0 0 0 0 1 0 0 0 

Résultat = 0 0 0 0 1 0 0 0 

Le bit ADCS est mis à 1, la conversion peut commencer. 

BCL1: MOV A,ADCON Copie de la valeur de ADCON dans A 

JNB 0E4h, BCL1 Test du bit 4 (adresse bit E4h) de A, soit du bit ADCI du registre ADCON, 

Tant que ce bit est à 0, le programme retourne à BCL. 

SJMP BCL2 

END 

b- Programme en langage C: 

#include Inclure le fichier “reg552h” pour la définition des registres du 

microcontrôleur 80C552. 

at 0xE4 sbit ADCI; Indiquer l’adresse du bit ADCI: E4h, soit le bit 4 de l’accumulateur A. 

void main (void) 

{ 

Déclaration du programme principal 

while (1) 

{ 

Début de boucle 

ADCON = 0x00; Initialisation du registre de contrôle du convertisseur: 

Mise à 0 du bit ADEX, la conversion sera lancée par la mise à 1 du bit ADCS, 

Mise à 0 du bit ADCI du registre de contrôle, ce bit passera à 1 lorsque la 

conversion sera terminée, 

Sélection de la broche P5.0 ou la tension à convertir est appliquée. 

ADCON=ADCON | 0x08;Lancement conversion par OU logique entre la valeur de ADCON et 08h: 

ADCON = 0 0 0 0 0 0 0 0 

08h = 0 0 0 0 1 0 0 0 

Résultat = 0 0 0 0 1 0 0 0 

Le bit ADCS est mis à 1, la conversion peut commencer. 

do 

{ Test du bit ADCI: 

ACC = ADCON; 

} 

Charger le contenu de ADCON dans ACC, 

while (ADCI == 0); Tant que ce bit est à 0. 

} 

} 


C - Le compteur/temporisateur (dit “timer”) T2: 

1°- Bornes utilisées: 

CT0I (ou P1.0): borne d’activation du registre de capture CT0, 




T2 (ou P1.4): borne d’entrée de comptage des évènements externes, 

RT2 (ou P1.5): borne de remise à zéro de T2, active sur front montant. 

2°- Registres utilisés: 

Le timer T2 est un registre 16 bits (TMH2 + TML2 = adresses EDh et ECh), dont le contenu 

ne peut pas être modifié par programme. 

Il est associé à quatre registres 16 bits de capture, permettant de mémoriser le contenu du timer: 

- CT3 (CTH3 + CTL3 = adresses CFh et AFh), 

- CT2 (CTH2 + CTL2 = adresses CEh et AEh), 

- CT1 (CTH1 + CTL1 = adresses CDh et ADh), 

- CT0 (CTH0 + CTL0 = adresses CCh et ACh). 

ainsi qu’à trois registres de comparaison: 

- CM2 (CMH2 + CML2 = adresses CBh et ABh), 

- CM1 (CMH1 + CML1 = adresses CAh et AAh), 

- CM0 (CMH0 + CML0 = adresses C9h et A9h), 

permettant lors de l’égalité entre les contenus des registres T2 et CTn de fixer l’état d’une bornes 

de P4 ( Set, Reset ou Toogle). 

Le fonctionnement de tout cet ensemble est régi par les registres suivants: 

TM2CON: registre de contrôle du timer T2 (adresseEAh), 

CTCON: registre de contrôle des registres de capture (adresse EBh), 

STE: registre de mise à 1 (adresse EEh), 

RTE: registre de remise à 0 ou inversion (adresse EFh), 

TM2IR: registre des indicateurs d’interruption (adresse C8h, bit à bit de C8h à CFh), 

IEN1: registre d’autorisations des interruptions (adresse E8h, bit à bit de E8h à EFh), 

IP1: registre de priorité des interruptions (adresse F8h, bit à bit de F8h à FFh). 



3°- Utilisation du registre TM2CON: (TiMer 2 CONtrol => fonction comptage) 

TM2CON 7 ou T2IS1: Sélection de l’interruption sur débordement 16 bits, 

TM2CON 6 ou T2IS0: Sélection de l’interruption sur débordement 8 bits, 

TM2CON 5 ou T2ER: Autorisation de RAZ externe (front montant sur entrée RT2), 

TM2CON 4 ou T2BO: Indicateur de débordement sur 8 bits, 

TM2CON 3 ou T2P1: Sélection du facteur de pré-division, 

TM2CON 2 ou T2P0: Sélection du facteur de pré-division, 

TM2CON 1 ou T2MS1: Sélection du signal d’entrée du timer, 

TM2CON 0 ou T2MS0: Sélection du signal d’entrée du timer. 

T2P1 T2P0 Pré-division T2MS1 T2MS0 Fonctionnement 

0 0 fosc / 12 0 0 Arrêt du comptage 

0 1 fosc / 24 0 1 Comptage fosc / 12n 

1 0 fosc / 48 1 0 Mode Test (non utilisé) 

1 1 fosc / 96 1 1 Comptage broche T2 


4°- Utilisation du registre CTCON: (CapTure CONtrol => fonction capture) 

CTCON 7 ou CTN3: Déclenchement d’une capture dans CT3 par front descendant, 

CTCON 6 ou CTP3: Déclenchement d’une capture dans CT3 par front montant, 






CTCON 0 ou CTP0: Déclenchement d’une capture dans CT0 par front montant. 

La capture peut être faite soit sur front montant, soit sur front descendant, soit sur les deux types 

de fronts. 

Chacun de ces registres de capture possède un indicateur d’interruption situé dans le registre 

TM2IR. 

5°- Utilisation des registres STE et RTE: (Set , Reset ou Toggle => fonction comparaison) 

Chaque registre de comparaison est associé à un comparateur, qui, en cas d’égalité des contenus, 

positionne un indicateur d’interruption, situé dans le registre TM2IR. 

Lorsque l’égalité des contenus est détectée, les contenus des bits du port P4 peuvent être fixés 

comme suit, s’ils l’ont préalablement été autorisés par le contenu des registres suivants: 

STE 7 ou TG47: Lecture de l’état futur de P4.7 (fonction TOGGLE), 

STE 6 ou TG46: Lecture de l’état futur de P4.6 (fonction TOGGLE), 

STE 5 ou SP45: Autorisation de mise à 1 de P4.5 si T2 =CM0, 





STE 0 ou SP40: Autorisation de mise à 1 de P4.0 si T2 =CM0. 

RTE 7 ou TP47: Inversion de P4.7 lorsque T2 = CM2, 

RTE 6 ou TP46: Inversion de P4.6 lorsque T2 = CM2, 

RTE 5 ou RP45: Autorisation de mise à 0 de P4.5 si T2 =CM1, 





RTE 0 ou RP40: Autorisation de mise à 0 de P4.0 si T2 =CM1. 


6°- Utilisation des registres TM2IR, IP1 et IEN1: 

TiMer2 Interrupt Request ) 

Interrupt Request 1 ) => gestion des interruptions. 

Interrupt ENable 1 ) 

Les huit bits de ce registre sont mis à l’état haut par tois types d’évènement, selon les cas: 

- dépassement de capacité, 

- égalité entre les contenus des regitres timers et comparaison , 

- capture réalisée. 

TM2IR 7 ou T2OV: Dépassement de capacité sur 16 bits, 

TM2IR 6 ou CMI2: Indicateur du registre de comparaison CM2, 



TM2IR 3 ou CTI3: Indicateur du registre de capture CT3, 



TM2IR 0 ou CTI0: Indicateur du registre de capture CT0. 

Ces indicateurs entraineront l’interruption du programme à condition qu’une autorisation préalable 

leur soit donnée par le contenu du bit correspondant du registre IEN1: 

IEN1 7 ou ET2: Autorisation d’interruption sur dépassement 16 bits, 

IEN1 6 ou ECM2: Autorisation d’interruption sur comparaison avec CM2, 



IEN1 3 ou ECT3: Autorisation d’interruption sur capture avec CT3, 



IEN1 0 ou ECT0: Autorisation d’interruption sur capture avec CT0. 

Dans le cas où plusieurs autorisations d’interruption sont validées, une priorité est fixé ou non par 

le bit correpondant du registre IP1: 

IP1 7 ou PT2: Priorité sur dépassement de capacité 16 bits, 

IP1 6 ou PCM2: Priorité pour comparaison avec CM2, 



IP1 3 ou PCT3: Priorité pour capture avec CT3, 



IP1 0 ou PCT0: Priorité pour capture avec CT0. 


E- Les sorties à rapport cyclique variable PWM0 et PWM1: 

Pulse Width Modulation : Modulation de largeur d’impulsion. 

1°- Fonctions réalisées: 

Ces sorties peuvent fournir des signaux de féquence et de rapport cyclique fixés ou variables 

compte-tenu des l’état des registres suivants: 

2°- Registres utilisés: 

PWMP: registre de pré-division de la fréquence de l’oscillateur (adresse FEh); ce registre 

permet de fixer la fréquence des signaux de sorties, 

PWM0: registre permettant de fixer le rapprot cyclique de la sortie PWM0, (adresse FCh), 

PWM1: registre permettant de fixer le rapprot cyclique de la sortie PWM1, (adresse FDh). 


3°- Caractéristiques des signaux de sorties: 

La fréquence du signal de sortie est définie par l’expression: 

f PWM = f OSC / { 2 x ( 1 + [PWMP] ) x 255)} 

Le rapport cyclique du signal de sortie est défini par l’expression: 

t B / t H = [PWMn] / ( 255 - [PWMn] ) ou η = t H / T = 1 ( [PWMn] / 255 ) 


4°- Programme en langage C: 

#include 

void main (void) 

{ 

PWM1 = Valeur; 

PWMP = Valeur; 

} 

5°- Relevés exprimentaux: 

a- Avec la valeur décimale 128 stockée dans le registre PWM1: 

=> Pour les valeurs suivantes stochées dans PWMP, relevez les caractéristiques du signal sur 

la bornes PWM1: 

PWMP 0 10 15 20 25 30 

T (µs) 

f (Hz) 

PWMP 35 40 45 50 75 100 

T (µs) 

f (Hz) 

PWMP 125 150 175 200 225 255 

T (µs) 

f (Hz) 

b- Avec la valeur décimale 22 stockée dans le registre PWMP: 

=> Pour les valeurs suivantes stochées dans PWM1, relevez les caractéristiques du signal sur 

la bornes PWM1: 

PWM1 35 40 45 50 75 100 

η 

PWM1 125 150 175 200 225 255 

η 


F- Le fonctionnement du bus I²C: 

1°- Les différents types de bus: 

La communication des microcontrôleurs, soit entre eux, soit avec les autres périphériques, se fait 

par l’intermédiaire de bus parallèles ou de bus séries. Une hiérarchie des circuits est définie: certains 

sont des circuits maîtres, d’autres des circuits esclaves. 

a- Les bus parallèles: 

Dans ce cas les informations sont appliquées sur les ports de données et sur les ports d’adresses 

(ports parallèles comme sur les cartes minimales à µP 6809 ou µC 80C51); dans certains cas 

les données et les adresses sont multiplexées (comme dans le cas du port 0 du 80C51). 

Avantages de ce type de bus: - rapidité de transmission des informations, 

- distances de transmission courtes. 

Inconvénient majeur: - nombre de fils de liaisons élevé. 

b- Les bus séries: 

Dans ce cas les informations étant transmises les unes après les autres (en série) donc sur un 

même conducteur, le nombre de fils de liaison est considérablement diminué. D’autre part cela 

permet d’avoir les liaisons plus longues. Par contre la transmission des données effectuée en série 

nécessite une durée beaucoup plus grande qu’en parallèle, principal inconvénient de ce système. 

2°- Le principe du bus I²C: 

a- Constitution: 

Le bus I²C (Inter-Ic-Communication) est un système de transmission série synchrone. 

A cet effet, deux lignes sont utilisées: - la ligne de donnée série (serial data => SDA), 

- la ligne d’horloge (serial clock => SCL). 

Ces lignes sont forcées à l’état haut (borne positive de l’alimentation) par des résistances de 

rappel, type pull-up. Les circuits connectés sur le bus doivent donc être à sorties “collecteur ouvert” 

ou “drain ouvert”. 

Le bus est libre quand les deux lignes (SDA et SCL) sont à l’état haut (structure dite “ET 

cablé”). 

b- Configuration du système: 

Le système qui génère le message est appelé “émetteur”, celui qui le reçoit est appelé “récepteur”. 

Le système qui contrôle la transmission du message est appelé “maître”, celui qui est contrôlé par 

le maître est appelé “esclave”. 

Chaque circuit connecté sur le bus I²C possède une adresse propre. 

Le bus I²C admet l’existence plusieurs maîtres; la procédure d’arbitrage n’est pas abordée dans 

ce document. 

La vitesse de travail sur ce type de bus permet une compatibilité avec des systèmes rapides 

(hardware) et des logiciels lents; deux vitesses de travail ont été définies: 

- la vitesse rapide (high speed mode): 100kHz maximum, 

- la vitesse lente (low speed mode): 2kHz au maximum. 


Maître Emetteur Récepteur Récepteur Esclave 

3°- Transmission d’un bit: 

Pendant chaque état haut de l’horloge, un bit de donnée est transmis sur la ligne SDA. La 

donnée doit être stable pendant cette phase. 

La donnée ne peut changer d’état que lorsque l’horloge est au niveau bas. 

Transmission correcte: Transmission impossible: 


4°- Condition de départ et de fin de transmission: 

Le départ de la transmission est donné par un front descendant sur la ligne SDA, pendant que la 

ligne SCL est à l’état haut (Start). 

La fin de la transmission correspond à un front montant sur la ligne SDA, pendant que la ligne 

SCL est à l’état haut (Stop). 

Un changement d’état de la ligne de donnée (SDA) pendant un état haut de la ligne d’horloge 

(SCL) conditionne un début ou une fin de transmision. 

5°- Bit d’accusé de réception: Acknowledge (ACK) 

Après chaque transmission d’un octet de données (8 bits), l’émetteur maintient la ligne SDA à 

l’état haut, pendant le temps équivalent à la transmission d’un neuvième bit. 

Si, pendant ce temps-là, le récepteur force la ligne SDA à l’état bas, il accuse réception (ACK 

= 0). 

Sinon, le maintien de la ligne SDA à l’état haut correspond à la libération du bus, et à l’interruption 

de la communication. 

G- Composition d’un message de transmission: 

1°- Description générale: 

Une condition de départ de la transmission stipule le début du message (Start) et une condition 

de fin de transmission correspond à la fin du message (Stop). 

La transmission se fait par octet; le premier octet transmis par le maître-émetteur contient l’adresse 

du récepteur. 

Chaque octet est suivi d’un bit d’accusé de réception qui doit être validé par le récepteur pour 

que la transmission puisse se poursuivre. 

Le nombre d’octets constituant le message n’est pas limité. 


2°- Constitution de l’octet-adresse du récepteur: 

L’adresse du récepteur est codée sur sept bits, du poids le plus fort au poids le plus faible. 

Le huitième bit (poids le plus faible du mot) indique la direction de transmission: 

- Etat 0: le maître écrit une donnée à l’adresse pointée, 

- Etat 1: le maître lit une donnée à l’adresse pointée. 

Un bit d’accusé de réception intervient également en neuvième lieu. 

3°- Composition des messages pour la mémoire EEPROM série 24C02: 

Extraits des documents-constructeurs 

Microchip.

Cours 80C552

Create successful ePaper yourself

Delete template?

Save as template?