Teknik Dasar Elektronika Komunikasi

TEKNIK DASAR ELEKTRONIKA KOMUNIKASI
5.3 Rangkuman
1. Prinsip dasar rangkaian Clocked S-R Flip-Flop.
Set-Reset Flip-flop. Pada kondisi S = 0 dan R =0, maka kondisi
X(t+1) = X(t). Bila S = 1 dan R = 0, maka kondisi X(t+1) = 1. Bila S
= 0 dan R = 1, maka X(t+1)= 0. Bila S = 1 dan R = 1 maka X(t+1)
tidak didefinisikan.
2. Prinsip dasar rangkaian D Flip-Flop.
Data flip-flop (D-flip flop) adalah sebuah register yang berfungsi
mengendalikan atau menyimpan data masukan. Antara masukan J
dan K terhubung gergang NOT, sehingga rangkaian ini hanya
memiliki sebuah masukan D saja.
3. Prinsip dasar rangkaian J-K Flip-Flop.
JK flip flop. Rangkaian ini memiliki masukan J dan K , kendali clock
C dan keluaran X dan X .
4. Rangkaian Toggling Mode J-K Flip-Flop.
Toggle flip flop dipersiapkan untuk mendisain sebuah counter
(pencacah). Masukan J dan K dihubungkan menjadi satu sebagai
masukan T. sebuah kendali clock C dan keluaran keluaran X dan X
.
5. Penghitung Naik Asinkron (Asynchron Up Counter)
Penghitung naik yang terdiri dari empat bit keluaran Q1, Q2, Q3,
Q4. Clock diberi masukan dari keluaran rangkaian sebelumnya
(tidak serempak). Rangkaian ini akan menghitung “0000” sampai
dengan “1111”
Keluaran rangkaian akan berubah kondisinya hanya bila pulsa pada
masukan clock C bergerak dari high (“1”) ke low (“0”), pada kondisi
lain maka keluaran akan tetap dipertahankan.
158