Softwaretooling - Error!

Chipfabrikanten zijn bezorgd over de
kosten van lithograe. De prijs die zij
per transistor moeten betalen, daalt
bij elke sprong die zij maken op de technologieroadmap
niet of nauwelijks meer.
Volgens analisten van Barclays spendeerde
TSMC bijvoorbeeld zeventien miljoen dollar
aan scanners om duizend wafers starts per
maand te realiseren op het 32/28-nanometerknooppunt.
Bij de 22/20-nanometernode
zal dat bedrag oplopen naar 27 miljoen, al
behoorlijk dicht bij het break-evenpunt van
34 miljoen. De oorzaak: de toename van
het benodigde aantal belichtingen per chip,
mede door een sterke stijging van het aantal
double patterning-stappen (DP).
Op het 14-nanometerknooppunt zouden
de lithokosten met de huidige immersietechnieken
helemaal de pan uit rijzen, maar
chipfabrikanten moeten toch wat. Een alternatieve
patroneringsmethode is er niet;
EUV-lithograe is nog altijd niet toe aan het
hoofdpodium en geen enkele niet-optische
technologie heeft prestaties laten zien die
de industrie aan haar keuze voor EUV doen
twijfelen. Chips van de 14-nanometergeneratie
zullen dan ook de eerste in de geschiedenis
van de moderne IC-industrie zijn die
niet de dubbele transistordichtheid hebben
ten opzichte van hun voorgangers.
Chipfabrikanten gaan verschillend om
met deze hobbel op de roadmap. Het vrij
‘eendimensionale’ Nand-geheugen laat zich
relatief eenvoudig opdelen en is dus het
meest compatibel met multipatterning (MP).
DRam- en logicapatronen daarentegen zijn
meer willekeurig en lenen zich daar minder
goed voor, tenzij chipmakers hun ontwerpregels
MP-vriendelijker maken. Het zal binnen
de toleranties van het productieproces
echter lastig worden om de volledige scha-
10 | 3
Nieuws Lithografie
450 millimeter wafers
maken EUV-vertraging goed
Door de vertraging die EUV-lithografie heeft opgelopen, stapt de IC-industrie
af van het pad dat de wet van Moore had uitgetekend. Alleen migratie naar 450
millimeter wafers zou de schade kunnen herstellen, vertelde technisch topman
Martin van den Brink van ASML op de ISSCC.
Paul van Gerven
lingsstap van 22 naar 14 nanometer te maken.
Logicafabrikanten die toch voor deze
strategie kiezen, komen waarschijnlijk niet
verder dan 16- of 17-nanometerchips, ook
al zal dat ze er niet van weerhouden er toch
een 14-nanometersticker op te plakken.
Andere logicaproducenten laten de
krimpslag van 20 naar 14 nanometer zelfs
helemaal voor wat hij is en gebruiken de
14-nanometergeneratie om Finfet- of SOItechnologie
te introduceren (zie Figuur 1).
Met deze aanpak wordt de performancewinst
primair geboekt met een nieuw transistortype,
niet door reductie van dimensies,
die op de specicaties van het 20-nanometerknooppunt
blijven hangen.
Voor welke oplossing chipproducenten –
uitgezonderd wellicht Nand-makers – ook
kiezen, zij wijken noodgedwongen af van
het schalingstempo dat de wet van Moore
voorschrijft. Zonder inhaalslag zal deze
tijdelijke stilstand nooit meer worden ingelopen.
Zelfs de introductie van EUV zal
de kosten per gate niet op magische wijze
resetten, tenzij de proceskosten veel lager
uitvallen dan voor 193-nanometerlithogra-
e – en dat is niet erg waarschijnlijk.
Maar er is hoop, vertelde technisch topman
Martin van den Brink van ASML vorige
maand op dé vakconferentie voor chipontwerpers,
de ISSCC in San Francisco. In zijn
keynote opperde hij dat door migratie naar
450 millimeter wafers de schade mogelijk
over een paar jaar toch nog kan worden
ingehaald. De chipindustrie zit dan op het
7-nanometerknooppunt.
Kunnen dat soort chips überhaupt wel
worden gemaakt? Jazeker, procestechnologisch
is dat allemaal mogelijk, verzekerde Van
den Brink zijn gehoor. Maar, voegde hij er
aan toe, de vraag is of dat gaat lukken zonder
dat chipfabrikanten erop moeten toeleggen.
Vervolgens gaf hij een update over de laatste
stand van zaken bij ASML, gezien het toenemende
gewicht van lithograsche kosten in
de totale chipproductie dé sleutelspeler in de
inspanningen om dit te realiseren.
EUV
Van den Brink toonde plaatjes van 13-nanometerlijntjes-
en 18-nanometergaatjespatronen
(beide half-pitch) gemaakt met
ASML’s meest geavanceerde EUV-machine,
de NXE:3300B. Deze dimensies zijn stateof-the-art;
nooit eerder lukte het om dit
soort patronen met één belichtingsstap
te creëren. Een ander sterk staaltje is dat
ASML twee patronen met slechts 3,5 nanometer
marge over elkaar heen kan laten
vallen, terwijl ze in twee verschillende machines
zijn belicht – een in een NXE:3300B
en een in een NXT:1950-immersiescanner.
Met deze resultaten lijkt de lithograe
van het 10-nanometerknooppunt afgedekt.
Van den Brink benadrukte dat EUV tegen
die tijd dan ook veruit de beste optie is,
maar geen van zijn klanten zal hem op zijn
woord geloven. De meeste houden in ieder
geval alle opties open, en de vakmedia laten
regelmatig woordvoerders van bedrijven
aan het woord die EUV voor 10 nanometer
al hebben afgeschreven. Lithograe-expert,
blogger en EUV-scepticus Chris Mack zei tegen
website Semiconductor Manufacturing
& Design dat hij er niet aan twijfelt dat optische
lithograe het eeuwige leven heeft.
Hij gaat ervan uit dat de industrie leert
leven met meer restrictieve ontwerpregels.
EUV is volgens hem indrukwekkend, maar
te laat. ASML houdt echter vast aan zijn
standpunt dat de beloofde zeventig wafers
per uur in 2014 genoeg speelruimte biedt