Barramentos da placa de CPU.pdf

12-10 Hardware Totalcapacidade exigem mais bits para seu endereçamento. Entretanto, no mesmosoquete onde instalamos um módulo de 512 MB, também precisam sersuportados módulos de menores capacidades, o que resulta em variações nonúmero de bits de endereços. Essas diferenças não são umadespadronização. O que ocorre é que o barramento deve ser compatívelcom módulos de diferentes capacidades. Outros sinais são padronizados emmódulos de qualquer capacidade. Por exemplo, os sinais RAS e CAS dosmódulos SDRAM DIMM/168 devem sempre ocupar os pinos 115 e 111,respecticamente. A figura 6 mostra a utilização de todos os pinos dobarramento utilizado pelas memórias SDRAM DIMM/168.*** 75%***Figura12.6Pinagem de umbarramento dememóriaSDRAMDIMM/168.A seguir apresentamos uma breve descrição dos mais importantes sinais deum barramento de SDRAM DIMM/168.SinalRASCASWECK0-CK3DQ0-DQ63CB0-CB7A0-A12DescriçãoRow Address Strobe. Ligado diretamente aos pinos de RAS dos chipsde memória encontrados nos módulos DIMM/168.Column Address Strobe. Ligado diretamente aos pinos de CAS doschips de memória.Write Enable. Também ligado nos pinos de mesmo nome nas memórias,é usado para indicar se a atual operação é de leitura (bit 1) ou escrita (bit0).São sinais idênticos e transmitem aos chips do módulo, os sinais declock necessários aos seu funcionamento. Em módulos PC133, esteclock é de 133 MHz.São os 64 bits do barramento de dados do módulo.São 8 bits adicionais usados para checagem de erros (Paridade ou ECC)Barramento de endereços, especifica a célula de memória a ser acessada.