Synkrona sekvensnÃ¤t: TillstÃ¥ndsmaskiner. Moore och Mealy automat.

F9 : Synkrona Statemaskiner 

Sekvensiella System 

a(t) 

f(a(t)) 

Ett sekvensiellt system har ett inbyggt minne - utsignalen beror därför 

BÅDE av insignalens NUVARANDE och FÖREGÅENDE värde(n) 

Föreläsning 8 - Föreläsning 13 

p. 2 - IE1204 Digital Design – F9 - Johnny Öberg, ICT/ES

Hur får vi hårdvara att minnas 

någonting? 

Select f 1 f 0 f 

0 - f 0 f 0 

1 f 1 - f 1 

f 1 

f 0 

MUX 

1 

0 

f 

Select 

Om vi återkopplar och kopplar utgången f till en av ingångarna 

(tex f 0 ) så kommer Muxen att få ett nytt värde när den andra 

ingången selekteras (Select=1), och behålla detta värde när 

återkopplingen selekteras (Select=0) 

p. 3 - IE1204 Digital Design – F9 - Johnny Öberg, ICT/ES 

D-vippan (eng. Flip-flop) 

D 

Clk 

Master 

D 

Slave Clk D Q Q 

↓ 0 0 1 

D 

Q 

↓ 1 1 0 

1 - M M 

Q 

Inverterar-ring på clk 

anger negativ flank. 

0 - M M 

↑ 

D-vippa 

- M M 

Lösning: Koppla två D-latchar 

efter varandra! 

D 

Q 

Q 


På vilket värde startar sekvensen? 

Set 

D 

Q 

Q 

Asynkron reset 

Q 

Reset 

Clk 

Reset 

Vippan kan ett- (Set=1) eller nollställas 

(Reset=1) vid behov. 

Synkron reset 

Q 

Reset 

Clk 


Sekvensmaskiner 

Nästa Värde (Tillstånd) 

Nuvarande Värde (Tillstånd) 

Vippa 

+1 

D Q(3..0) 0,1,2,3 

Clk 

Q(3..0) 

Uppräkning endast vid positiv flank på klockan 


Hur konstruerar vi en sekvens? 

Nuv. värde Utsignal Nästa värde 

Q 3 Q 2 Q 1 Q 0 f Q + 3 Q + 2 Q + + 

1 Q 0 

0 0 0 0 0 0 0 0 1 

0 0 0 1 1 0 0 1 0 

0 0 1 0 1 0 0 1 1 

0 0 1 1 0 0 1 0 0 

Osv. 


Grafiska metoder: Tillståndsmaskinens 

tillståndsdiagram 

0000 | 0 0001 | 1 0010 | 1 0011 | 0 

FSM - Finite State Machine 


Symboliska Tillstånds-maskiner 

S1 | 0 

S0 | 0 

k=1 

Statemaskiner vars utvärde 

endast beror av nuvarande 

tillstånd kallas för Moore-maskiner 

k=0 

S2 | 1 

På matematiskt språk kallas maskinerna för Automater. 


Moore-Automaten (Moore-maskinen) 

Tillstånd (State) 

Nästa tillstånd 

(NEXT STATE 

DECODER) 

Tillståndsregister 

(STATE REGISTER) 

Utgångsavkodare 

(OUTPUT 

DECODER) 

Ingångssignaler 

Utgångssignaler 

Clk 

• I en Moore-automat beror utgångssignalerna bara 

på nuvarande tillstånd 


Input vs Output - Moore 

Tillståndet (State) ändras här 

Input-sekvens 

I 1 I 2 

O 1 O 2 

Output-sekvens 

Output syns efter att tillståndet (state) har ändrats 


Mealy-automaten (Mealy-maskinen) 

S1 

S0 

k=1 | 0 

k=0 | 1 

S2 

Statemaskiner vars utvärde 

beror både av nuvarande 

tillstånd samt av ingångens 

värde kallas för Mealy-maskiner. 

Moore är en delmängd av Mealy. 


Mealy-Automaten (forts.) 

Tillstånd (State) 

Nästa tillstånd 

(NEXT STATE 

DECODER) 

Tillståndsregister 

(STATE REGISTER) 


(OUTPUT 

DECODER) 

Ingångssignaler 

Utgångssignaler 

Clk 

• I en Mealy-Automat beror utgångssignalerna 

både på nuvarande tillstånd och ingångarna 


13 

Input vs Output - Mealy 

Tillståndet (State) ändras här 

Input-sekvens 

I 1 I 2 

O 1 O 2 

Output-sekvens 

Output syns direkt efter att input har ändrats 


• Specifikation 

Exempel: Design Task - 

Bitsekvensdetektor 

– Sekvenskretsen har en ingång w och en utgång z 

– Om ingången w har varit 1 under nuvarande och 

föregående klockcykel så ska utgången z sättas till 1 

– Använd en Moore-automat med D-vippor för att 

realisera konstruktionen 


Tillståndsdiagram 

• Det finns många olika sätt att rita ett 

tillståndsdiagram 

• Här följer vi notationen av kursboken 

(Brown/Vranesic) 


Tillståndsdiagram 


Reset 

Tillstånd 

w = 0 

A /z=0 

w = 1 

B/z=0 

w = 0 

w = 0 

w = 1 

Tillståndsövergång 

Tillståndsbeteckning 

C/z=1 

Värde av utgångssignal 

w = 1 


Tillståndstabell 

Present Next state Output 

state 

w = 0 w = 1 

A A B 0 

B A C 0 

C A C 1 

z 

Tre tillstånd – två vippor behövs! 


Principbild för implementeringen av 

bitsekvensdetektorn 

w 

Y 1 

y 1 

Combinational 

circuit 

Combinational 

circuit 

z 

Y 2 

y 2 

Clock 


Designbeslut - 

Val av vippa och tillståndskodning 

• Designern måste bestämma vilka vippor som ska 

användas 

– D-, T-, eller JK-vippa 

• Designern måste välja koden för varje tillstånd 


Tillståndskodning - 


• Utan några större analys använder vi för det här 

exemplet 

– D-vippor (enligt specifikationen) 

– Tillståndsavkodning A = 00, B = 01, C = 10 

– Koden 11 ska inte förekommer. Vi väljer don’t care. 


Tillståndskodning 


Present 

Next state 

state w = 0 w = 1 

Output 

z 

y y Y Y Y Y 2 1 2 1 2 1 

A 00 00 01 0 

B 01 00 10 0 

C 10 00 10 1 

11 dd dd d 


Avkodare för nästa tillstånd 

• Vi måste nu ta fram ekvationerna för nästatillstånds-avkodare 

– Ingången till båda vipporna, dvs Y 1 och Y 2 

• För att få minimerade logikfunktioner använder vi 

Karnaugh-diagrammet 


Avkodare för nästa tillstånd 

y 2 

y 1 

w 00 01 11 10 

0 

0 

0 

d 

0 

1 

1 0 

d 

0 

Y 1 

= wy 1 

y 2 

w 

y y 2 1 

00 01 11 10 

0 0 0 d 0 

1 0 1 d 1 

Y 2 

= wy 1 

+ wy 2 

= w(y 1 

+ y 2 

) 



• Nu tar man fram uttrycken för utgångsavkodaren 

y 1 

0 

y 2 

z = y 2 

0 1 

0 

1 

1 

0 

d 


Implementering 


Y 2 

D 

Q 

y 2 

z 

Q 

w 

Y 1 

D 

Q 

y 1 

Q 

Clock 

Resetn 


Tidsdiagram 


Clock 

1 

0 

t 0 t 1 t 2 t 3 t 4 t 5 t 6 t 7 t 8 t 9 t 10 

w 

y 1 

1 

0 

1 

0 

Tillståndsövergångar 

sker bara 

på den positiva 

klockflanken! 

1 

y 2 

0 

1 

z 

0 


Alternativ Tillståndskodning - 


Present 

Next state 

state w = 0 w = 1 

Output 

z 

y y Y Y Y Y 2 1 2 1 2 1 

A 00 00 01 0 

B 01 00 11 0 

C 11 00 11 1 

10 dd dd d 


Alternativ tillståndskodning - resultat 

D 

Q 

z 

Q 

w 

D 

Q 

Clock 

Q 

Resetn 


Kod-alternativ 3 – One-Hot Encoding 

Present 

Next state 

state w = 0 w = 1 

Output 

y 3 y 2 y 1 Y 3 Y 2 Y 1 Y 3 Y 2 Y 1 

z 

A 001 001 010 0 

B 010 001 100 0 

C 100 001 100 1 



Mealy-automat 

• Tillståndsdiagrammet för Mealy-automaten 

behöver bara två tillstånd 

• Utsignalen beror på både tillstånd och insignaler 

Reset 

w = 1 ⁄ z = 0 

Värde av ingångssignal 

w = 0 ⁄ z = 0 

A 

B 

w = 1 ⁄ z = 1 

Tillståndsbeteckning 

w = 0 ⁄ z = 0 

Värde av utgångssignal 


31 

Tillståndstabell 

Present Next state Output z 

state w = 0 w = 1 w = 0 w = 1 

A A B 0 0 

B A B 0 1 


Tillståndskodning 

Present Next state Output 

state w = 0 w = 1 w = 0 w = 1 

y Y Y z z 

A 0 0 1 0 0 

B 1 0 1 0 1 


Implementering 

z 

w 

D 

Q 

y 

Clock 

Q 

Resetn 


Tidsdiagram 

Clock 

w 

y 

z 

1 

0 

1 

0 

1 

0 

1 

0 

t 0 t 1 t 2 t 3 t 4 t 5 t 6 t 7 t 8 t 9 t 10 


Grundläggande metod för 

konstruktion av statemaskiner 

1. Analysera specifikationen för kretsen 

2. Skapa tillståndsdiagram 

3. Ställ upp tillståndstabellen 

4. Minimera tillståndstabellen (nästa föreläsning) 

5. Tilldela koder för tillstånden 

6. Välj typ av vippor 

7. Realisera kretsen mha Karnaugh-diagram. 


Överblivna tillstånd 

• Ibland får man några states över när man väljer 

kod. 

• Överblivna states måste tas om hand så att inte 

statemaskinen låser sig vid uppstart (om man inte 

använder sig av reset vill säga) 


Exempel: Sekvensräknare (0,0,1) 

3 tillstånd => 2 vippor. Ett tillstånd över... 

S3 | - 

S1 | 0 

S0 | 0 

Om maskinen råkar 

starta i detta läge vid 

start så vill vi att den så 

snart som möjligt hittar 

in i sekvensen. 

S2 | 1 


Nextstate-funktionen 

S0 

S1 

S2 

Nuv. värde Utsignal Nästa värde D-vippa 

Q 1 Q 0 f Q + + 

1 Q 0 D 1 D 0 

0 0 0 0 1 0 1 

0 1 0 1 0 1 0 

1 0 1 0 0 0 0 

1 1 - - - (ej 11) - - 


Karnaugh-diagram 

Q 0 

Q 1 

0 1 

0 0 1 

1 0 - 

Q 0 

Q 1 

0 1 

0 1 0 

1 0 - 

Q 0 

Q 1 

0 1 

0 0 0 

1 1 - 

D 1 =Q 0 D 0 = Q 1 Q 0 f =Q 1 


Grindnät för sekvensen 

f 

Q 1 

Q 0 

Q 1 

Q 0 

Clk 


State-tabell efter Karnaughminimering 

Nuv. värde Utsignal Nästa värde D-vippa 

Q 1 Q 0 f Q + + 

1 Q 0 D 1 D 0 

0 0 0 0 1 0 1 

0 1 0 1 0 1 0 

1 0 1 0 0 0 0 

1 1 1 1 0 (ej 11) 1 0 

Dvs, det extra tillståndet går in i S2 i huvudsekvensen... 


Exempel: Sekvensräknare (0,0,1) 

S3 | 1 

S1 | 0 

S0 | 0 

Om maskinen råkar 

starta i detta läge så 

kommer den att gå rakt 

till S2. 

S2 | 1 


VHDL Modellering av FSMer 

• Alla statemaskiner beskrivs mha två eller tre 

processer 

– En för state registret 

– En för next-state funktionen 

– En för output funktionen 

• För att slippa skriva om/duplicera koden och göra 

den lättare att debugga skriver man ofta ihop 

next-state funktionen och output funktionen i en 

och samma process. 


Moore Machine 

k=‘0’ 

k=‘1’ 

S0/1 S1/0 

k=‘0’ 

k=‘1’ 


Moore Machine (ctd.) 

Next State logic State register Output logic 

Outputs 

Inputs 

Clk 


Moore Machine (ctd.) 

Architecture moore of fsm is 

type state_type is (S0,S1); 

signal next_state,pres_state:state_type; 

begin 

logic: 

process(pres_state,k) 

begin 

next_state 

q

Mealy Machine 

k=‘0’/0 

k=‘1’/1 

S0 

S1 

k=‘0’/0 

k=‘1’/1 


Mealy Machine (ctd.) 

Next State logic State register Output logic 

Outputs 

Inputs 

Clk 


Mealy Machine (ctd.) 

Architecture mealy of fsm is 

type state_type is (S0,S1); 

signal next_state,pres_state:state_type; 

begin 

logic: 

regs: 

end mealy; 

process(pres_state,k) 

begin 

next_state 

q

Synkrona sekvensnÃ¤t: TillstÃ¥ndsmaskiner. Moore och Mealy automat.

Create successful ePaper yourself

Delete template?

Save as template?