Elektronika 2010-12 I.pdf - Instytut Systemów Elektronicznych ...

PROFESOR JANUSZ GROSZKOWSKITWÓRCA POLSKIEJ RADIOELEKTRONIKIPod takim tytułem w dniu 16 listopada b.r. odbyła się na Wydziale Elektroniki i Technik Informacyjnych Politechniki WarszawskiejKonferencja poświecona pamięci tego wielkiego uczonego, nauczyciela akademickiego i patrioty. Patronat nad Konferencjąobjęli prof. Michał Kleiber, prezes PAN oraz prof. Włodzimierz Kurnik, rektor PW. Przewodniczył Konferencji prof. dr hab. inż.Józef Modelski, członek korespondent PAN.Z inicjatywą zorganizowania konferencji wystąpiło Koło Seniorów Stowarzyszenia Elektryków Polskich po konsultacji z PrezesemPolskiej Akademii Nauk, Rektorem Politechniki Warszawskiej oraz dyrektorami innych instytucji. Konferencja jest częściąobchodów Światowego Dnia Telekomunikacji oraz Dnia Politechniki Warszawskiej.Profesor J. Groszkowski przez całe życie zawodowe był związany z Politechniką Warszawską. Był uczonym światowej sławy,pionierem badań w obszarze szeroko rozumianej radioelektroniki, jak również inicjatorem oraz współtwórcą Polskiej AkademiiNauk, a także szeregu instytutów i zakładów naukowych, którymi również kierował. Zasłużył się też dla obronności kraju.Profesor był członkiem rzeczywistym Polskiej Akademii Nauk i przez kilka kadencji jej prezesem. Zajmował też inne wysokiestanowiska w państwie, za co odznaczono Go wysokimi odznaczeniami. Najbardziej cenił sobie Złoty Krzyż Orderu WojennegoVirtuti Militari, który otrzymał za działalność w Armii Krajowej, w tym za rozszyfrowanie elektronicznego systemu kierowania niemieckimirakietami V2.Dokonania Profesora Groszkowskiego były też wyróżnione doktoratami honorowymi i członkostwami akademii zagranicznych.Był on też członkiem Stowarzyszenia Elektryków Polskich, a także członkiem honorowym innych stowarzyszeń technicznych.Pełną informację dotyczącą działalności Profesora J.Groszkowskiego Czytelnik uzyska z lektury specjalnie wydanej publikacjiw postaci książkowej i płytowej zatytułowanej:PROFESOR JANUSZ GROSZKOWSKI TWÓRCA POLSKIEJ RADIOELEKTRONIKIWydawca: Stowarzyszenie Elektryków Polskich, Centralny Ośrodek Szkolenia i Wydawnictw (www.cosiw.pl).Publikacja zawiera wszystkie wystąpienia objęte programem oraz przedstawia sylwetki autorów.A oto program:Sesja ISylwetka Profesora i główne dziedziny działalnościnaukowej.Przewodniczący Sesji – prof. Józef Modelski, PrzewodniczącyKomitetu Elektroniki i Telekomunikacji PANOtwarcie KonferencjiWystąpienia patronów konferencjiŻyciorys Prof. Janusza GroszkowskiegoProf. Jan Szmidt – Dziekan WEiTI PWGeneracja i stabilizacja częstotliwościProf. Stefan Hahn – członek rzeczywisty PANTechnika próżni, wczoraj – dziś – jutroProf. Andrzej Hałas – PWrSesja IIZasługi Profesora dla rozwoju przemysłu i obronności krajuPrzewodniczacy Sesji – gen. bryg. prof. Zygmunt Mierczyk,Rektor WATProfesor Janusz Groszkowski – inspirator i współtwórcabadań nad telewizją w Państwowym InstytucieTelekomunikacyjnym i Instytucie ŁącznościDoc. Alina Karwowska, prof. Andrzej Zieliński – InstytutŁącznościProfesor Janusz Groszkowski – działania na rzeczobronności krajuProf. Wojciech Oszywa – WAT, WIŁInstytut Tele – i Radiotechniczny – kontynuatoremdziałalności badawczej Prof. Janusza Groszkowskiegow obszarze generacji i stabilizacji częstotliwościDr Józef Gromek – ITRPIT SA kontynuatorem tradycji Państwowego InstytutuTelekomunikacyjnego w zakresie radiolokacjiProf. Edward Sędek – PIT SASesja IIIWspomnienia wychowanków i współpracowników ProfesoraGroszkowskiegoPrzewodniczący sesji prof. Wiesław Woliński, członekrzeczywisty PANMoje 35 lat z ProfesoremDr inż. Wojciech Górski, Instytut Mikroelektroniki i Optoelektroniki PWRadioelektronik Stanisław RyżkoProf. Jan Ebert, Instytut Radioelektroniki PWJak dzięki Profesorowi dołączyłam do zespołu, którystworzył polską telewizjęMgr inż. Wanda Trzebunia-Siwicka – TVP CENRiT, AkademiaTelewizyjnaProfesor Groszkowski i komputeryProf. Leon Łukaszewicz – członek korespondent PANOkruchy wspomnień z moich kontaktów osobistychz Profesorem i osnute na ich tle refleksjeProf. Bohdan Mroziewicz – ITEProfesor Groszkowski – jako przełożony…i nie tylkoProf. Jerzy Klamka – PIT SA, Redaktor naczelny miesięcznika„Elektronika – konstrukcje, technologie, zastosowania”Krótkie refleksje z kontaktów z ProfesoremMgr inż. Jerzy Fiett – Koło Seniorów SEPProf. dr hab. inż. Jerzy KlamkaRedaktor naczelny

Fot. 1. Prezydium Konferencji (od lewej): prof. J. Szmidt,prof. W. Kurnik, prof. J. Modelski, prof. W. WłosińskiFot. 2. Uczestnicy Konferencji (widok Sali)Fot. 3. Referat wygłasza prof. J. SzmidtFot. 4. Referat wygłasza prof. S. HahnFot. 5. Wystawa: Dokumenty związane z działalnościąprof. J. GroszkowskiegoFot. 6. Wystawa: Dokumenty związane z działalnościąprof. J. Groszkowskiego

ok LI nr 12/2010• MATERIAŁY • KONSTRUKCJE • UKŁADY• SYSTEMY • MIKROELEKTRONIKA• OPTOELEKTRONIKA • FOTONIKAkonstrukcje technologie zastosowaniaMIESIECZNIK NAUKOWO-TECHNICZNY• ELEKTRONIKA MIKROFALOWA• MECHATRONIKA• ENERGOELEKTRONIKA • INFORMATYKAZESPÓŁ REDAKCYJNYprof. dr hab. inż. Jerzy Klamka – redaktor naczelnyBożena Lachowicz – sekretarz redakcjiStali współpracownicy: mgr inż. Wiesław Jabłoński,mgr inż. Krzysztof Kowalski, mgr inż. Cezary RudnickiAdres redakcji: ul. Chmielna 6 m.6, 00-020 Warszawa,tel./fax (022) 827 38 79; tel.: 826 65 64,e-mail: elektronika@red.pl.pl, www.elektronika.orf.plZamówienia na reklamę przyjmuje redakcja lub Dział Reklamyi Marketingu, ul. Mazowiecka 12, 00-950 Warszawa, skr. 1004,tel./fax (022) 827 43 66, 826 80 16, e-mail: reklama@sigma-not.plKolportaż: ul. Ku Wiśle 7, 00-716 Warszawa, tel. (022) 840 35 89;tel./fax: (022) 840 59 49, (022) 891 13 74RADA PROGRAMOWAprof. dr hab. inż. Władysław Torbicz (PAN) – przewodniczącyprof. dr hab. inż. Leonard Bolc, dr hab. inż. Jerzy Czajkowski, prof.dr hab. Zdzisław Drozd, prof. dr hab. inż. Jerzy Frączek, dr hab inż.Krzysztof Górecki, dr inż. Józef Gromek, mgr inż. Jan Grzybowski,prof. dr hab. Ryszard Jachowicz, prof. dr hab. WłodzimierzJanke, prof. dr hab. Włodzimierz Kalita, inż. Stefan Kamiński, prof.dr hab. inż. Marian P. Kaźmierkowski, dr inż. Wojciech Kocańda,prof. dr hab. Bogdan Kosmowski, mgr inż. Zbigniew Lange,dr inż. Zygmunt Łuczyński, prof. dr hab. inż. Józef Modelski, prof. drhab. Tadeusz Morawski, prof. dr hab. Bohdan Mroziewicz, prof. dr hab.Andrzej Napieralski, prof. dr hab. Tadeusz Pałko, prof. dr hab. inż. MarianPasko, dr hab. inż. Ryszard Romaniuk, dr hab. inż. Grzegorz Różański,prof. dr hab. inż. Edward Sędek, prof. dr hab. Ludwik Spiralski,prof. dr hab. inż. Zdzisław Trzaska, mgr inż. Józef Wiechowski, prof.dr hab. inż. Marian Wnuk, prof. dr hab. inż. Janusz ZarębskiCzasopismo dotowane przez Ministerstwo Naukii Szkolnictwa Wyższego. Za opublikowane w nim artykułyMNiSzW przyznaje 9 punktów.SIGMA - NOTSpółka z o.o.00-950 Warszawaskrytka pocztowa 1004ul. Ratuszowa 11tel.: (0-22) 818 09 18, 818 98 32fax: (022) 619 21 87Internethttp://www.sigma-not.plPrenumeratae-mail: kolportaz@sigma-not.plInformacjee-mail: informacja@sigma-not.pl“Elektronika” jest wydawanaprzy współpracy Komitetu Elektronikii Telekomunikacji Polskiej Akademii NaukIEEEWYDAWNICTWOCZASOPISM I KSIĄŻEKTECHNICZNYCHRedakcja współpracujez Polską Sekcją IEEE„Elektronika” jest notowanaw międzynarodowej bazie IEEInspecPublikowane artykuły naukowe byłyrecenzowane przez samodzielnychpracowników naukiRedakcja nie ponosi odpowiedzialnościza treść ogłoszeń. Zastrzegasobie prawo do skracania i adiustacjinadesłanych materiałów.Indeks 35722Nakład do 2000 egz.Skład i druk: Drukarnia SIGMA-NOT Sp. z o.o.Spis treści ● ContentsCzytelnikom, Autoromi WspółpracownikomWesołych ŚwiątBożego Narodzeniaoraz pomyślnościw Nowym Rokużyczy RedakcjaSystem detekcji i śledzenia piłkarzy w transmisjach widowisksportowych w cyfrowym sygnale wizyjnym (A complexsystem for football player detection in broadcasted video)– S. Maćkowiak, M. Kurc, J. Konieczny, P. Maćkowiak . . . . . . . 13Redukcja emisji zaburzeń elektromagnetycznych w układachFPGA z wykorzystaniem struktur typu GALS (Reduction ofEM disturbances in FPGA circuits with the use of GALS structures)– J. Kulisz, J. Mocha, T. Woźnica . . . . . . . . . . . . . . . . . . 16Iteracyjna estymacja kanałów transmisyjnych z wykorzystaniemalgorytmów ewolucyjnych (Iterative estimation oftransmission channels with usage of evolutionary algorithm)– D. Studziński . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19System kryptograficzny w układzie FPGA z szyfrowaniemstrumieniowo-blokowym opartym na cyfrowym generatorzechaotycznym (FPGA-based cryptosystem with combinedstream-block cipher and digital chaos generator) – P. Dąbal,R. Pełka . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22Wizyjna synteza mowy dla języka polskiego z wykorzystaniemklatek kluczowych (Visual speech synthesis for polish usingkeyframe based animation) – A. Janicki, J. Bloch, K. Taylor . . . . 26Eliminacja zakłóceń harmonicznych w inteligentnych cyklicznychprzetwornikach A/C (Elimination of harmonic interferencesin intelligent cyclic A/D converters – K. Jędrzejewski,A. Płatonow . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29Szybka metoda wyznaczania wielowartościowych charakterystykw układach nieliniowych (A fast method for tracingmulti-valued characteristics in nonlinear circuits) – M. Tadeusiewicz,S. Hałgas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33Poprawa skuteczności algorytmów detekcji i lokalizacji uszkodzeńnieliniowych układów analogowych za pomocą selekcjicech (Improving neural network methods for time domainfault analysis of nonlinear analog circuits by feature selection)– M. Osowski . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36Elektronika 12/2010

Dynamiczna rekonfiguracja wątków w systemach czasu rzeczywistegopracujących w warunkach pełnej powtarzalnościczasowej (Dynamic reconfiguration of threads in PRETreal–time systems) – A. Pułka, A. Milik . . . . . . . . . . . . . . . . . . . 40Nienadzorowana korekcja CMA-DD i MMA-DD zniekształceńkanału transmisyjnego w obecności stałego błędu synchronizacjikąta fazowego sygnałów nośnych (The blindCMA-DD and MMA-DD channel equalization in the presence ofa constant carrier phase offset) – G. Dziwoki . . . . . . . . . . . . . . 44Losowość generatora łączonego TRNG wykorzystującegometodę z próbkowaniem wyjścia generatora pierścieniowego(Randomness of a combined TRNG based on the ringoscillator sampling method) – M. Jessa, M. Jaworski . . . . . . . . 47Zasady projektowania i właściwości optymalnych STS zesprzężeniem zwrotnym pracujących na granicy Shannona(Principles of design and properties of optimal STS working atthe Shannon’s boundary) – A. Płatonow . . . . . . . . . . . . . . . . . . 51Metody poprawy charakterystyk cyklicznych przetwornikówA/C (Methods of additional improvement of cyclic ADC performance)– Ł. Małkiewicz, A. Płatonow . . . . . . . . . . . . . . . . . . . . 55Lokalizacja krawędzi na poziomie subpikselowym w obrazachrozgrzanych metali i ich stopów (Edge location atsubpixel level in images of heat-emitting metals and alloys)– A. Fabijańska . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58Maskowanie długich przerw w muzyce z użyciem modelowaniasinusoidalno-szumowego i adaptacji do kontekstu(Mitigation of Long Gaps in Music Using HybridSinusoidal+Noise Model with Context Adaptation) – M. Bartkowiak,B. Latanowicz . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61Metody cyfrowej analizy świstów u chorych na Astmę (Digitalanalysis methods of wheezes in asthma) – M. Wiśniewski,T. Zieliński. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65Analiza stabilności posturalnej oparta na transformacie falkowej(Postural stability analysis: a wavelet – based approach)– J. Fiołka . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68Wrażliwość odpowiedzi na skok jednostkowy na zmiany parametrówRLC połączeń w układach VLSI (Step responsesensitivity to RLC parameters of VLSI interconnect) – A. Wadzińska,W. Bandurski . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71Generacja cykli fundamentalnych metodą dynamicznegobudowania drzewa grafu ( Fundamental cycles generationbased on dynamic constructing of graph trees) – A. Pułka,Ł. Golly . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75Zastosowanie modeli GMM do identyfikacji języka wypowiedzi(Spoken language identification based on GMM models)– A. Dustor, P. Szwarc . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78Dyskretne estymatory Laplace’a dla rekonstrukcji obrazu dlaobrazów bazujących na kompresji DCT (Discreet Laplaceestimators for image reconstruction for DCT-compressed images)– R. Krupiński, P. Mazurek . . . . . . . . . . . . . . . . . . . . . . . . . 81Zastosowanie algorytmu genetycznego do optymalizacji uzyskuanalogowych układów scalonych (An analogue integratedcircuits yield optimisation with the use of genetic algorithm)– P. Jantos, D. Grzechca, J. Rutkowski . . . . . . . . . . . . . . . . . . . 84Strategia weryfikacji systemu na chipie oparta na mechaniźmieFDL (System on chip verification strategy based on FDLmechanism) – A. Pułka. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87Stanowa synteza dwuwymiarowych równań stanu systemówortogonalnych o separowalnym mianowniku transmitancji(State-space synthesis of two-dimensional orthogonal systemswith a separable denominator) – R.T. Wirski . . . . . . . . . . . . . . . 92Wykorzystanie układu FPAA w laboratorium przetwarzaniasygnałów dla studentów kierunku inżynieria biomedycznych(The use of FPAA in signal processing laboratory for biomedicalengineering students) – D. Grzechca, J. Rutkowski . . 95TECHNIKA SENSOROWA: Zastosowanie technologii Ink-JetPrinting do wytwarzania elementów bezprzewodowegointerfejsu mikroczujników i mikrosystemów (Fabrication ofwireless interface components for microsystems purpose usinginkjet printing technology) – G. Tarapata, R. Iwaszko, J. Weremczuk,R. Jachowicz, D. Paczesny. . . . . . . . . . . . . . . . . . . . 102TECHNIKA MIKROFALOWA I RADIOLOKACJA: Ultraszerokopasmowyradar do poszukiwania improwizowanychurządzeń wybuchowych (Ultra-wideband ground penetratingradar for improvised explosive devices detection) – Z.R. Szczepaniak,M. Łuszczyk, A. Arvaniti, J. Popkowski . . . . . . . . . . . . 106TECHNIKI INFORMATYCZNE: Praktyczne aspekty wdrażaniasystemów biometrycznych. Część 2: Czynniki decydująceo wartości współczynnika fałszywego odrzucenia (Practicalaspects of biometric systems applications Part 2: How thechoice of technology can enhance efficiency of the biometricsuse) – E. Gomulska . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110Odnoszenie do wyjścia częstotliwości kompensacji dla dwukierunkowegoprzetwornika Ćuk DC–DC (Reference to outputfrequency compensation of bidirectional Ćuk DC – DC converter)– W.E. Bury, D. Czarkowski, J. Dzieża . . . . . . . . . . . . . 112Właściwości akustycznych fal powierzchniowych w płaszczyźnieZ kryształu GaN ( Properties of surface acousticwaves in Z plane of GaN crystal) – W. Soluch, M. Łysakowska,E. Brzozowski . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117Możliwości transmisji danych w pasmie VHF na podstawiezalecenia ITU-R M.1842 (Possibility of VHF data exchange onthe basis of Rec. ITU-R M.1842) – J. Czajkowski . . . . . . . . . . 120Metoda kasowania echa silnego sygnału nadawanego przezsprzężenie z obwodem zasilania odbiornika (A method ofcancellation of strong transmitted signal’s echo by coupling toreceiver’s power supply circuit) – A. Rudziński . . . . . . . . . . . . 122Metoda zwiększająca efektywność predykcji liniowej stosowanado bezstratnej kompresji obrazów (A linear predictionefficiency enhancement method used for lossless image compression)– G. Ulacha . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124Wielokontekstowy adaptacyjny koder arytmetyczny służącydo bezstratnej kompresji obrazów (Multi-context adaptive arithmeticencoder for lossless image compression) – G. Ulacha . . 128Przypominamy o prenumeracie miesięcznika Elektronika na 2011 r.Elektronika 12/2010

Streszczenia artykułów ● Summaries of the articlesJANICKI A., BLOCH J., TAYLOR K.: Wizyjna synteza mowy dla językapolskiego z wykorzystaniem klatek kluczowychElektronika (LI), nr 12/2010, s. 26Artykuł dotyczy projektowania systemu wizyjnej syntezy mowy dla językapolskiego. Wykorzystano pakiet Xface oraz animację opartą na interpolacjiklatek kluczowych. Artykuł opisuje proces powstawania modelu głowy„Karol” i zestawu polskich wizemów. Zaproponowano i zweryfikowano wtestach wykorzystanie wizemów połówkowych dla syntezy mowy szybkiej.Pomysł ten połączono z omijaniem niektórych klatek. Subiektywne testypokazały, że wygenerowane przez zaproponowany system animacje sądość naturalne (3,9 na skali MOS) i dobrze zsynchronizowane z sygnałemaudio.Słowa kluczowe: wizyjna synteza mowy, „gadająca głowa”, wizem, klatkikluczowe, testy subiektywneJANICKI A., BLOCH J., TAYLOR K.: Visual speech synthesis forpolish using keyframe based animationElektronika (LI), no 12/2010, p. 26This paper is about designing visual speech synthesis system for Polish.Xface toolkit with keyframe interpolation based animation was chosen asanimation method. The paper describes designing the “Karol” face modeland Polish visemes. The idea of using half-visemes was proposed forsynthesizing fast visual speech, and it was verified during testing. Finallythis idea was combined with omitting selected keyframes. Subjective testsshowed that the visual speech generated by the proposed system wasfound quite natural (3.9 in MOS scale) and with good audio-video synchronization.Keywords: visual speech synthesis, talking head, viseme, keyframes,subjective testsJĘDRZEJEWSKI K., PŁATONOW A.: Eliminacja zakłóceń harmonicznychw inteligentnych cyklicznych przetwornikach A/CElektronika (LI), nr 12/2010, s. 29W artykule przedstawiono nową metodę eliminacji zakłóceń harmonicznychw tzw. inteligentnych cyklicznych przetwornikach analogowo-cyfrowych,która wykorzystuje wielowymiarowy algorytm jednoczesnej estymacjiwartości próbki wejściowej i parametrów zakłóceń. Implementacjarozszerzonej wielowymiarowej wersji algorytmu w inteligentnych cyklicznychprzetwornikach A/C wymaga wprowadzenia zmian tylko w częścicyfrowej przetworników i nie zwiększa znacząco kosztów ich produkcji.Zamieszczone wyniki eksperymentów symulacyjnych pokazują, ze zastosowaniezaproponowanych rozwiązań umożliwia efektywną pracę przetwornikównawet w warunkach silnych zakłóceń.Słowa kluczowe: przetworniki analogowo-cyfrowe, eliminacja zakłóceń,optymalizacjaJĘDRZEJEWSKI K., PŁATONOW A.: Elimination of harmonic interferencesin intelligent cyclic A/D convertersElektronika (LI), no 12/2010, p. 29The paper presents a new method of elimination of harmonic interferencesin so called intelligent cyclic A/D converters. The method employsthe extended multi-dimensional version of the algorithm, which estimatessimultaneously values of the input sample and amplitudes of in-phase andquadrature (I/Q) components of sinusoidal interference. Implementationof the extended algorithm in the intelligent cyclic A/D converters requiresonly insignificant changes in the digital part of the converter and does notincrease their production costs. The results of selected simulation experimentsshow that application of the proposed solution enables efficient operationof the converters even in case of strong interferences.Keywords: analog-to-digital converters, interference cancellation, optimizationTADEUSIEWICZ M., HAŁGAS S.: Szybka metoda wyznaczania wielowartościowychcharakterystyk w układach nieliniowychElektronika (LI), nr 12/2010, s. 33W pracy zaprezentowano szybką metodę wyznaczania charakterystyktypu wejście-wyjście oraz charakterystyk parametrycznych w nieliniowychobwodach rezystancyjnych. Metoda oparta jest na koncepcji tworzeniarodzin pewnych jednowartościowych charakterystyk, zwanych charakterystykamitestowymi. Czas ich wyznaczania jest na ogół bardzo krótki, coczyni metodę szybką i efektywną. W rezultacie możliwe jest rozpatrywanieznacznie bardziej złożonych układów niż pozwalają na to metody klasyczne.Porównanie z wynikami dostarczonymi przez symulator SPICE wskazuje,że istnieje wiele przykładów, gdzie proponowana metoda daje prawidłowecharakterystyki, podczas gdy symulator SPICE pomija niektóregałęzie tych charakterystyk lub błędnie pokazuje ich histerezową naturę.W celu zilustrowania metody zamieszczono przykład liczbowy.Słowa kluczowe: charakterystyki wejściowo-wyjściowe, charakterystykiparametryczne, układy nielinioweTADEUSIEWICZ M., HAŁGAS S.: A fast method for tracing multi-valuedcharacteristics in nonlinear circuitsElektronika (LI), no 112/2010, p. 33The paper offers a method for tracing multi-valued, input-output and parametriccharacteristics in nonlinear resistive circuits. The main idea ofthe method is creating of a family of some single-valued characteristics,called the test characteristics. Each of them gives certain points of the tracedmulti-valued characteristic. Since the time of finding the family of thetest characteristics is considerably shorter than the time consumed by theknown methods, leading to the multi-valued characteristic, the approach isefficient. As a result larger-sized circuits can be considered. Comparisonwith the results provided by DC Sweep analysis of SPICE shows that thereare many examples, where the proposed method gives correct characteristics,whereas the SPICE simulator loses some branches or exhibits theirapparent hysterestic nature. A numerical example illustrates the proposedapproach.Keywords: input-output characteristics, nonlinear circuits, parametriccharacteristicsOSOWSKI M.: Poprawa skuteczności algorytmów detekcji i lokalizacjiuszkodzeń nieliniowych układów analogowych za pomocą selekcji cechElektronika (LI), nr 12/2010, s. 36W pacy opisano strategie wydobywania i selekcji cech uszkodzeń analogowychukładów nieliniowych pozwalające na optymalizację procesówdiagnostycznych. Omówiono algorytmy służące do wyboru minimalnegozbioru atrybutów zapewniającego skuteczną diagnostykę założonychpojedynczych uszkodzeń katastroficznych i parametrycznych obwodówtranzystorowych przy ograniczonym dostępie do punktów wewnętrznychobwodu. Założono dostępność prądów zasilania źródeł oraz prądów i napięćwejściowych a ekstrakcji cech uszkodzeń dokonywano na podstawieanalizy dynamicznej i stałoprądowej analogowych układów. nieliniowychbez nie stosowania skomplikowanych narzędzi obróbki sygnałów.Słowa kluczowe: diagnostyka uszkodzeń, układy analogowe, selekcja cechOSOWSKI M.: Improving neural network methods for time domainfault analysis of nonlinear analog circuits by feature selectionElektronika (LI), no 12/2010, p. 36The strategy of feature extraction and selection enabling to improve efficiencyof fault detection methods for analog nonlinear circuits is presentedin the paper. Simple algorithm for data selection, ensuring the proper diagnosisof faulty circuits having single catastrophic and parameter faults isproposed and tested. All the investigations were performed using transientresponses and DC measurements, for limited number of testing points,under assumption, that complex signal processing tools are not available.Keywords: fault diagnosis, analog circuits, feature selectionElektronika 12/2010

Streszczenia artykułów ● Summaries of the articlesPUŁKA A., MILIK A.: Dynamiczna rekonfiguracja wątków w systemachczasu rzeczywistego pracujących w warunkach pełnej powtarzalnościczasowejElektronika (LI), nr 12/2010, s. 40Artykuł dotyczy zagadnień projektowania systemów czasu rzeczywistegoz powtarzalnością czasową. W pracy zaproponowano nową oryginalnąarchitekturę wielozadaniową elektronicznego systemu wbudowanego zprzeplotem wątków. Opisano poszczególne elementy składowe systemu,szczególny nacisk położono na programowalny kontroler przeplotu, jednostkęodpowiedzialną za sterowanie kolejnością przetwarzanych wątkóww potoku. Zaproponowano dodatkowe rozwiązanie układu arbitrażowegoSDPA pracującego w tle, którego zadanie polega na dynamicznej rekonfiguracjiprzetwarzanych zadań. Przedstawiono uzyskane rezultaty implementacyjnei symulacyjne. Przedstawiono wnioski końcowe podkreślającelastyczność i uniwersalność zaproponowanego rozwiązania.Słowa kluczowe: systemy czasu rzeczywistego, elektroniczne systemywbudowane, powtarzalność czasowa, przetwarzanie potokowe, systemywielozadaniowe, wielowątkowe przetwarzanie informacjiPUŁKA A., MILIK A.: Dynamic reconfiguration of threads in PRETreal–time systemsElektronika (LI), no 12/2010, p. 40The paper concerns design of real time systems that meet precision time(PRET) requirements. A new, original architecture of the multithread embeddedsystem with programmable interleaved pipelining is introduced.Main components are described with special attention devoted to the interleavecontroller. This element of the system is responsible for controllingof the order of threads loaded into the processor’s pipeline. The idea ofshadow deadline processing arbiter responsible for dynamic reconfigurationof performed threads (tasks) is given. Results of the implementationand simulation of different arbitration schemes are discussed. Conclusionsemphasizing the flexibility and advantages of the proposed solution summarizethe paper.Keywords: real-time systems, electronic embedded systems, timing repeatability,pipeline processing, mulitasking systems, multithread processingDZIWOKI G.: Nienadzorowana korekcja CMA-DD i MMA-DD zniekształceńkanału transmisyjnego w obecności stałego błędu synchronizacjikąta fazowego sygnałów nośnychElektronika (LI), nr 12/2010, s. 44Artykuł przedstawia analizę symulacyjną procesu nienadzorowanej korekcjizniekształceń wprowadzanych przez kanał transmisyjny, w sytuacji stałegoprzesunięcia fazowego spowodowanego brakiem synchronizacji sygnałównośnych nadajnika i odbiornika systemu transmisyjnego. W badaniach wykorzystanodwa popularne nienadzorowane algorytmy korekcyjne – CMA(ang. Constant Modulus Algorithm) i MMA (ang. MultiModulus Algorithm)– w połączeniu z procedurą miękkiego przełączania do trybu sterowanegodecyzjami DD (ang. Decision-Directed). Przedmiotem szczególnegozainteresowania było porównanie efektywności działania procedur korekcyjnychCMA-DD i MMA-DD, w przypadku oddziaływania błędu fazy namechanizm przełączania pomiędzy trybami pracy korektora.Słowa kluczowe: korekcja nienadzorowana, błąd fazy, modulacja kwadraturowa,cyfrowy system transmisyjnyDZIWOKI G.: The blind CMA-DD and MMA-DD channel equalization inthe presence of a constant carrier phase offsetElektronika (LI), no 12/2010, p. 44The paper presents simulation analyses of the CMA and the MMA blindequalization methods in the presence of a constant phase offset. A softswitching mechanism between a blind mode and the decision-directed(DD) one is applied for reduction of linear distortion in communication system.The main subject of interest in the performed analysis is influence ofa phase offset on the speed and correctness of the equalization procedurewith the soft switching procedure.Keywords: blind equalization, phase offset, quadrature modulations, digitaltransmission systemJESSA M., JAWORSKI M.: Losowość generatora łączonego TRNGwykorzystującego metodę z próbkowaniem wyjścia generatora pierścieniowegoElektronika (LI), nr 12/2010, s. 47Łączenie liczb losowych wytwarzanych przez wiele niezależnych generatorówmoże znacząco poprawić właściwości statystyczne ciągu wyjściowego.To stwierdzenie jest prawdziwe dla deterministycznych i niedeterministycznychźródeł ciągów losowych. W kryptografii użytkownik częstopotrzebuje ciągów o bardzo dobrych właściwościach statystycznych, leczpochodzących z systemu niedeterministycznego. W pracy przedstawiamywyniki testów statystycznych przeprowadzonych dla ciągów liczb wytwarzanychprzez generator łączony. Proponujemy nową metodę odróżnianiapseudolosowości i losowości dla ciągów wytwarzanych przez generatorliczb prawdziwie losowych (TRNG). Generator ten wykorzystuje generatorypierścieniowe, których wyjścia są próbkowane przez sygnał innegogeneratora. Badany generator wykonano w układzie reprogramowalnymFPGA wytwarzanym przez firmę Xilinx.Słowa kluczowe: generator liczb prawdziwie losowych, generator łączony,generator pierścieniowy, losowość, testy statystyczneJESSA M., JAWORSKI M.: Randomness of a combined TRNG basedon the ring oscillator sampling methodElektronika (LI), no 12/2010, p. 47Combining random numbers produced by many independent generatorscan significantly improve the statistical properties of the output sequence.This statement is true for deterministic and non-deterministic sourcesof random numbers. In cryptography, a user often needs sequences withvery good statistical properties but originating from a non-deterministic system.In this paper, we present the results of statistical tests performedfor number sequences produced by a combined generator. We proposea new method for distinguishing pseudo and true randomness for sequencesproduced by a true random number generator (TRNG). The generatoruses ring oscillators with outputs sampled by a signal of another clock. Thecombined TRNG was realized in a field programmable gate array (FPGA)produced by Xilinx.Keywords: true random number generator, combined generator, ringoscillator, randomness, statistical testsPŁATONOW A.: Zasady projektowania i właściwości optymalnychSTS ze sprzężeniem zwrotnym pracujących na granicy ShannonaElektronika (LI), nr 12/2010, s. 51W artykule rozpatrzono nowatorskie podejście do optymalizacji adaptacyjnychsystemów transmisji sygnałów (ASTS) ze sprzężeniem zwrotnym.Sednem podejścia jest rozwiązanie zadania optymalizacyjnego przy zadanejbitowej stopie błędów BER (ang. Bit-Error Rate), jako dodatkowymograniczeniu. Przedyskutowano powstające w optymalnych ASTS noweefekty. Uzyskane wyniki dają podstawę do projektowania systemów pracującychna granicy Shannona.Słowa kluczowe: adaptacyjne systemy transmisji sygnałów, BERPŁATONOW A.: Principles of design and properties of optimal STSworking at the Shannon’s boundaryElektronika (LI), no 12/2010, p. 51In the paper, a novel approach to optimisation of the adaptive feedbackcommunication systems (AFCS) is considered. The core idea of the approachis a solution of optimisation task under given bit-error rate (BER)as an additional constraint. New effects appearing in optimal AFCS arediscussed. The obtained results give basic information for designing thesystems working at the Shannon’s boundary.Keywords: adaptive feedback communication systems, BERElektronika 12/2010

Streszczenia artykułów ● Summaries of the articlesMAŁKIEWICZ Ł., PŁATONOW A.: Metody poprawy charakterystyk cyklicznychprzetworników A/CElektronika (LI), nr 12/2010, s. 55W artykule przedstawiono nowe metody projektowania i poprawy jakościcyklicznych przetworników A/C (CPAC). U ich podstawy leży przejście doobliczania kodów z zastosowaniem algorytmów adaptacyjnego przetwarzaniasygnałów. Pozwala to opracować metody pełnego wykorzystaniapotencjału analogowej i cyfrowej części przetworników. Cechą szczególnąprzyjętego podejścia jest wykorzystanie w analizie CPAC adekwatnychmodeli matematycznych i wyników przeprowadzonych w oparciu o nieeksperymentów symulacyjnych.Słowa kluczowe: przetworniki A/C, analiza CPACMAŁKIEWICZ Ł., PŁATONOW A.: Methods of additional improvementof cyclic ADC performanceElektronika (LI), no 12/2010, p. 55The paper presents new methods of design and improvement of the cyclicA/D converters (CADC) performance. The main idea is transition to computingthe codes using adaptive signal processing algorithms. This allowsto develop methods of full utilization of the analogue and digital part of theconverters. Particular to the approach is the use of adequate mathematicalmodels and efficient model-based simulations in the analysis off CADC.Keywords: A/D converters, analysis off CADCFABIJAŃSKA A.: Lokalizacja krawędzi na poziomie subpikselowymw obrazach rozgrzanych metali i ich stopówElektronika (LI), nr 12/2010, s. 58W artykule rozważono problem detekcji krawędzi w obrazach cyfrowych.Zaprezentowano metodę dedykowaną obrazom o wysokim poziomieefektu rozmycia krawędzi, pozwalającą na lokalizację krawędzi z subpikselowądokładnością. Metoda aproksymuje funkcję gradientu obrazu napodstawie dyskretnych wartości gradientu dostarczonych przez operatorSobela. Wyniki detekcji krawędzi z wykorzystaniem zaproponowanej metodyw obrazach rozgrzanych, emitujących intensywne promieniowanietermiczne próbek metali i ich stopów zostały zaprezentowane i przedyskutowane.Słowa kluczowe: detekcja krawędzi, rozmyta krawędź, subpikselowa dokładnośćFABIJAŃSKA A.: Edge location at subpixel level in images of heatemittingmetals and alloysElektronika (LI), no 12/2010, p. 58In this paper problem of edge detection is considered. Specifically,a method for determining location of significantly blurred edges is proposed.The method is subpixel approach which approximates edge positionbased on Sobel-gradient image. Results of applying the proposed methodto images of heat-emitting specimens of metals and alloys are presentedand discussed.Keywords: edge detection, blurred edge, subpixel accuracyBARTKOWIAK M., LATANOWICZ B.: Maskowanie długich przerww muzyce z użyciem modelowania sinusoidalno-szumowego i adaptacjido kontekstuElektronika (LI), nr 12/2010, s. 61W artykule opisano technikę pozwalającą ukryć lub zamaskować długieprzerwy (do 0,5 s) w programach muzycznych. Brakująca treść zastępowanajest sygnałem syntezowanym z modeli widmowych na podstawie treściotaczającej lukę. Składowe tonalne sygnału syntezowane są z użyciemmodelu sinusoidalnego. Połączenia trajektorii sinusoidalnych z obu stronprzerwy dokonuje heurystyczny algorytm adaptacyjny. Przed połączeniemtrajektorie są klasyfikowane jako stabilne lub zmienne, co pozwala prawidłowoodtworzyć dźwięki z efektami vibrato i glissando. Składowa szumowajest modelowana i syntezowana przy użyciu spaczonego modelu LPC.Wyniki oceny odsłuchowej potwierdzają wysoką jakość dźwięku.Słowa kluczowe: ukrywanie błędów, interpolacja, modelowanie sinusoidalne,LPCBARTKOWIAK M., LATANOWICZ B.: Mitigation of Long Gaps in MusicUsing Hybrid Sinusoidal+Noise Model with Context AdaptationElektronika (LI), no 12/2010, p. 61The paper describes a technique allowing to conceal or mitigate long gaps(up to 0.5 second) in music programs. Missing content is replaced by signalsynthesized from spectral models using data surrounding the gap. Tonalcomponents are synthesized using a sinusoidal model. A heuristic adaptivealgorithm is employed to link model parameters across the gap. Prior tolinking, sinusoidal partials are categorized as stable or variable, allowingto properly dealing with vibrato or glissando notes in music. The noise partis synthesized using a warped LPC model. Results of blind listening testsshow a significant advantage of the subjective audio quality.Keywords: error concealment, interpolation, sinusoidal modeling, LPCWIŚNIEWSKI M., ZIELIŃSKI T.: Metody cyfrowej analizy świstówu chorych na AstmęElektronika (LI), nr 12/2010, s. 65Systemy e-zdrowie są bardzo użytecznym rozwiązaniem w medycynie.Ich główną zaletą jest redukcja potrzeby leczenia szpitalnego oraz spadekliczby śmiertelności. W artykule przedstawiono przegląd algorytmów detekcjiświstów w systemach monitoringu astmy. Zaprezentowano równieżpropozycję nowego rozwiązania.Słowa kluczowe: e-zdrowie, astma, świsty, algorytmyWIŚNIEWSKI M., ZIELIŃSKI T.: Digital analysis methods of wheezesin asthmaElektronika (LI), no 12/2010, p. 65The systems of e-health are powerful tools in medical domain. The mainadvantage of those systems is reducing the requirement of hospital careand the number of mortalities. This article is a review of wheeze breathdetection algorithms in asthma monitoring techniques. The proposition ofnew solution of wheezes detection system is presented as well.Keywords: e-health, asthma, wheezes, algorithmsFIOŁKA J.: Analiza stabilności posturalnej oparta na transformaciefalkowejElektronika (LI), nr 12/2010, s. 68Stabilografia statyczna jest nieinwazyjną, powszechnie stosowaną metodądiagnostyczną, służącą do oceny stabilności posturalnej człowieka.Zazwyczaj stabilność określa się na podstawie trajektorii stabilograficznej,wyznaczając dla niej szereg parametrów, takich jak długość i powierzchniatrajektorii, maksymalne wychylenie w kierunku x i y itd. W artykuletym podjęto próbę wykorzystania odmiennego podejścia, bazującego natransformacie falkowej. Pozwoliło to na zdefiniowanie nowych parametrówopisujących stabilność posturalną.Słowa kluczowe: stabilografia statyczna, przetwarzanie sygnałów, analizafalkowaFIOŁKA J.: Postural stability analysis: a wavelet – based approachElektronika (LI), no 12/2010, p. 68Stabilography is a non-invasive diagnostic method used to analyze humanpostural stability and to quantify it using some parameters, such as lengthof the trajectory, maximal range of movement along x or y direction, movementarea. This paper presents an attempt to characterize human posturalstability with using wavelet transform. The use of wavelet transform opensthe possibility for defining new parameters that describe postural stability.Keywords: static stabilography, signal processing, wavelet analysisElektronika 12/2010

Streszczenia artykułów ● Summaries of the articlesWADZIŃSKA A., BANDURSKI W.: Wrażliwość odpowiedzi na skokjednostkowy na zmiany parametrów RLC połączeń w układach VLSIElektronika (LI), nr 12/2010, s. 71W artykule analizowana jest wrażliwość odpowiedzi skokowej na zmianyparametrów RLC połączeń w systemie bramka-połączenie-bramka.Przedstawiono wyrażenia opisujące wrażliwość na parametry RLC połączeniaoraz rozważono odchylenia jakim ulegnie odpowiedź skokowa naskutek względnych zmian parametrów RLC.Słowa kluczowe: modelowanie połączeń, układy VLSI, linia transmisyjnaRLC, wrażliwośćWADZIŃSKA A., BANDURSKI W.: Step response sensitivity to RLCparameters of VLSI interconnectElektronika (LI), no 12/2010, p. 71In the paper there is considered sensitivity of the voltage step response ofthe system inverter-interconnect-inverter with respect to RLC parameters.The sensitivity formulas for RLC parameters are given. There is also analyzedvoltage step response deviation to relative parameter RLC variations.Keywords: interconnect modeling, VLSI system, RLC transmissionline,sensitivityPUŁKA A., GOLLY Ł.: Generacja cykli fundamentalnych metodą dynamicznegobudowania drzewa grafuElektronika (LI), nr 12/2010, s. 75Tematem artykułu jest oryginalny algorytm umożliwiający wyznaczanienajmniejszych cykli fundamentalnych w grafie nieskierowanym. Zaprezentowanepodejście wykorzystuje specyficzną reprezentację grafu w postacitrójkątnej macierzy sąsiedztwa. Na podstawie wyznaczonych cyklialgorytm buduje drzewo grafu dodając kolejno wyznaczone w poprzednimkroku cykle. Zaprezentowano kolejne kroki algorytmu wraz z przykłademoraz porównano go z innymi metodami. Na koniec, przedstawiono wynikieksperymentalne oraz wnioski pokazujące zalety zastosowanej metody.Słowa kluczowe: teoria grafów, analiza analogowych układów elektronicznych,teoria obwodów, analiza symbolicznaDUSTOR A., SZWARC P.: Zastosowanie modeli GMM do identyfikacjijęzyka wypowiedziElektronika (LI), nr 12/2010, s. 78Praca przedstawia zastosowanie sumy gaussowskiej GMM do identyfikacjijęzyka wypowiedzi. W trakcie badań sprawdzono wpływ długościwypowiedzi na stopę poprawnej identyfikacji. Badania przeprowadzonodla 15 języków zarówno europejskich jak i azjatyckich. Jako model językawykorzystano sumę gaussowską GMM o pełnej macierzy kowariancji.Omówiono uzyskane rezultaty.Słowa kluczowe: rozpoznawanie języka, rozpoznawanie obrazów, modelowaniestatystyczne, przetwarzanie sygnałówPUŁKA A., GOLLY Ł.: Fundamental cycles generation based on dynamicconstructing of graph treesElektronika (LI), no 12/2010, p. 75The paper introduces the original algorithm of finding minimal fundamentalcycles in the undirected graph. The presented approach uses a specificgraph representation of the triangular neighborhood matrix for findingminimal cycles. Then the algorithm generates the graph tree by addingthese cycles. The methodology is described step by step on examplesand compared to other approaches in the field. Finally, the results of sometests and conclusions emphasizing the advantages of the algorithm summarizethe work.Keywords: graph theory, analog electronic circuits analysis, circuit theory,symbolic analysisDUSTOR A., SZWARC P.: Spoken language identification based onGMM modelsElektronika (LI), no 12/2010, p. 78The paper describes application of gaussian mixture models GMM to thetask of spoken language identification.The influence of the length of thetest utterances on identification error rate was examined. During identificationprocedure recordings for 15 languages were used, both European andAsian ones. As a language model GMM with full covariance matrix wasapplied. Obtained results of identification error rate were discussed.Keywords: spoken language recognition, pattern recognition, statisticalmodelling, signal processingKRUPIŃSKI R., MAZUREK P.: Dyskretne estymatory Laplace’a dla rekonstrukcjiobrazu dla obrazów bazujących na kompresji DCTElektronika (LI), nr 12/2010, s. 81W artykule porównano dyskretne estymatory Laplace’a dla kompresjiobrazów i wideo bazującej na dyskretnej transformacie kosinusowej(DCT) i kwantyzacji, np. standardy MPEG i JPEG. Zamodelowany rozkładna podstawie dyskretnych obserwacji po stronie dekodera może być wykorzystanydo zmodyfikowanej rekonstrukcji obrazu. Wybór optymalnegorzędu momentu m dla dyskretnego estymatora Laplace’a ze zmiennymrzędem momentu może przewyższać inne dyskretne estymatory Laplace’adla kryteria MSSIM.Słowa kluczowe: dyskretny rozkład Laplace’a, estymacja, metoda momentów,kompresja obrazówKRUPIŃSKI R., MAZUREK P.: Discreet Laplace estimators for imagereconstruction for DCT – compressed imagesElektronika (LI), no 12/2010, p. 81In the paper, the discrete Laplace estimators in the image and video compressionbased on the discrete cosine transform (DCT) and quantizationsuch as MPEG and JPEG standards are presented. Modeling the distributionbased on the discrete variables collected at the decoder side can beused for the modified image reconstruction. The selection of the optimalmoment order m for the discrete Laplace estimator with a variable momentorder can outperform other discrete Laplace estimators in terms of MSSIMcriteria.Keywords: discrete Laplacian distribution, estimation, moment method,image compressionJANTOS P., GRZECHCA D., RUTKOWSKI J.: Zastosowanie algorytmugenetycznego do optymalizacji uzysku analogowych układów scalonychElektronika (LI), nr 12/2010, s. 84Projektowanie analogowych układów scalonych pod kątem ich wytwarzaniaoraz uzysku DFM/DFY (ang. Design for Manufacturability and Yield) tojedno z najważniejszych zagadnień w procesie ich produkcji. Możliwe jestczęściowe uniewrażliwienie działania układu scalonego na, spowodowanerozrzutem tolerancyjnym, zmiany wartości parametrów obwodu, poprzezprecyzyjny dobór ich wartości nominalnych. W artykule, proponujemywykorzystanie algorytmu genetycznego w procesie centrowania wartościnominalnych parametrów obwodu. Proces wykorzystuje również skonstruowanyprzez nas model analogowego obwodu scalonego oraz analizęMonte Carlo. Przedstawiona metoda centrowania została zweryfikowanaz wykorzystaniem przykładowego układu – wzmacniacza operacyjnegowykonanego w technologii CMOS.Słowa kluczowe: analiza Monte Carlo, technologia CMOSJANTOS P., GRZECHCA D., RUTKOWSKI J.: An analogue integratedcircuits yield optimisation with the use of genetic algorithmElektronika (LI), no 12/2010, p. 84Design for Manufacturability and Yield is one of the most important conceptsin analogue integrated circuits manufacturing. The process of adjustingthe nominal values of circuit parameters allows for partial immunisationof its performance against deviations in value of the circuit’s parameters.This paper proposes the use of an evolutionary tool, the genetic algorithm,for design centring. The process is based on encompassing an assumedintegrated model and Monte Carlo analysis. The presented designcentring method has been verified with the use of an example circuit, i.e.a CMOS operational amplifier.Keywords: CMOS operational amplifier, Monte Carlo analisysElektronika 12/2010

Streszczenia artykułów ● Summaries of the articlesPUŁKA A.: Strategia weryfikacji systemu na chipie oparta na mechaniźmieFDLElektronika (LI), nr 12/2010, s. 87Artykuł dotyczy zagadnień weryfikacji formalnej złożonych systemów elektronicznych,tzw. SoC. W pracy zaproponowano nowe oryginalne podejściedo planowania strategi weryfikacji opartą o wnioskowanie zdroworozsądkowe.Opisano formalną metodologię mechanizmu planowania bazującąna rozproszonej logice domniemań FDL (Fuzzy Default Logic). Zdefiniowanowieloetapową strategię weryfikacji w postaci narzędzia systemu weryfikacjizwiązanej z określoną platformą sprzętowo-programową. Metodologiazostała zweryfikowana na prototypowej platformie SoC połączonejmagistralą AMBA. Pokazano zalety proponowanego podejściaSłowa kluczowe: elektroniczne systemy wbudowane, weryfikacja formalna,przetwarzanie informacji niepełnej i niepewnej, asercje, SystemVerilogPUŁKA A.: System on chip verification strategy based on FDL mechanismElektronika (LI), no 12/2010, p. 87The paper deals with problem of the formal verification of complex electronicembedded systems. A new commonsense strategy is proposed. Theformal methodology of the inference engine modeling based on Fuzzy DefaultLogic is given. The multistage verification strategy as the platform dependentverification (PDV) toolset is defined. The methodology has beenvalidated on examples on a prototype AMBA-based virtual SoC platformworking with SystemVerilog verification procedures. The advantages ofthe presented methodology have been emphasized.Keywords: electronic embedded systems, formal verification, incompleteand imprecise information handling, assertions, SystemVerilogWIRSKI R.T.: Stanowa synteza dwuwymiarowych równań stanu systemówortogonalnych o separowalnym mianowniku transmitancjiElektronika (LI), nr 12/2010, s. 92W artykule przedstawiono nowy algorytm syntezy dwuwymiarowych ortogonalnychrównań stanu dla systemu o separowalnym mianowniku transmitancji.Algorytm ten oparty jest na zastosowaniu faktoryzacji pełnegorzędu do macierzy współczynników transmitancji. Prezentowaną metodęzilustrowano przykładem projektu ortogonalnych równań stanu dwuwymiarowegofiltra gausowsskiego.Słowa kluczowe: system dwuwymiarowy, ortogonalny filtr cyfrowy, separowalnymianownikWIRSKI R.T.: State-space synthesis of two-dimensional orthogonalsystems with a separable denominatorElektronika (LI), no 12/2010, p. 92In the paper, a novel synthesis technique of Roesser model for separabledenominator systems is presented. It is based on the full rank decompositionof a numerator coefficient matrix. The method is illustrated by anexemplary design of two-dimensional Gaussian filter.Keywords: two-dimensional system, orthogonal filter, separable denominatorGRZECHCA D., RUTKOWSKI J.: Wykorzystanie układu FPAA w laboratoriumprzetwarzania sygnałów dla studentów kierunku inżynieriabiomedycznychElektronika (LI), nr 12/2010, s. 95W artykule opisano jedno z ćwiczeń laboratoryjnych (detektor zespołu QRS)przedmiotu cyfrowe przetwarzanie sygnałów dla studentów kierunku inżynieriabiomedyczna. Detektor zespołu QRS jest budowany w układzie FPAA,po czym analizowane są wpływy i zależności poszczególnych bloków funkcjonalnych(filtr pasmowo przepustowy, prostownik, układ napięcia odniesieniai komparator) na działanie układu. Stanowisko laboratoryjne wyposażonejest w komputer klasy PC, kartę oscyloskopową, generator przebiegówdowolnych. Dzięki szybkiej budowie układu detektora oraz indywidualnymzadaniom każdy student poznaje zasadę działania oraz przeznaczenie poszczególnychukładów elektronicznych realizowanych w strukturze FPAA.Słowa kluczowe: przetwarzanie sygnałów, inzynieria biomedyczna, e-learning,ćwiczenie laboratoryjneGRZECHCA D., RUTKOWSKI J.: The use of FPAA in signal processinglaboratory for biomedical engineering studentsElektronika (LI), no 12/2010, p. 95The paper describes one exercise (QRS detector) in the signal processinglaboratory which are performed by biomedical engineering students.The QRS detector is built in the FPAA and the students can analyze theinfluence of the following blocks (band pass filter, rectifier, threshold circuitand comparator) on the final result. A single FPAA board, an oscilloscopeand PC are utilized for the exercise. A student changes functional blocksand then observe the output signal. Thanks to easy and fast prototypingmethod for analog electronic circuit (FPAA), a custom task together withECG signal can be prepared for each student.Keywords: signal processing, biomedical engineering, e-learning, laboratoryexerciseTARAPATA G., IWASZKO R., WEREMCZUK J., JACHOWICZ R., PA-CZESNY D.: Zastosowanie technologii Ink-Jet Printingdo wytwarzaniaelementów bezprzewodowego interfejsu mikroczujników i mikrosystemówElektronika (LI), nr 12/2010, s. 102Przedstawione wyniki badań dotyczą aspektów technologicznych związanychz wykonaniem w technologii Ink-Jet Printing cewek planarnych, wykorzystywanych,jako anteny do bezprzewodowego zasilania mikroczujników/mikrosystemówi ich komunikacji z układem czytnika. Cewki antenywykonane zostały za pomocą przewodzącego tuszu nanosilver SunTronicU5603 przy użyciu drukarki DMP2831 firmy Dimatix na dwóch typach podłoży:elastycznym (poliimid/kapton) oraz na ceramice niskotemperaturowejLTCC. Wydrukowane cewki scharakteryzowano zarówno ze względuna uzyskaną geometrię ścieżek, ich krawędzie i grubości, jak i parametryelektryczne. Wyniki pomiarów porównano z parametrami cewek wykonanychza pomocą dotychczas stosowanych technik konwencjonalnych, takichjak trawienie i sitodruk.Słowa kluczowe: inkjet, mikrosystem, interfejs bezprzewodowyTARAPATA G., IWASZKO R., WEREMCZUK J., JACHOWICZ R., PA-CZESNY D.: Fabrication of wireless interface components for microsystemspurpose using inkjet printing technologyElektronika (LI), no 12/2010, p. 102The paper presents technological aspects related to fabrication of theplanar coils and the capacitors using Ink-Jet Printing technology. Thepassive components were designed for application as a wireless interfaceto Microsystems/microsensors with capability to transmit measurementdata and supplying energy. Ink-Jet Printing with silver ink U5603 ontwo types of substrates (kapton foil and LTCC ceramic) was evaluated toachieve uniform conductive lines. Realized components were printed withused of Dimatix DMP 2831 printer. Multi-pass printing was conducted toachieve low resistance of metal traces. The fabricated coils of dimensions2 x 1,3 cm with 4 turns and path width 200 µm and space between path200 µm have relatively high resistance of some 390 Ω which results of lowQ factor (some of 1). In comparison to such technologies as PCB, LCP,LTCC and PET presented in [10] the result is much worse.Keywords: inkjet, microsystem, wireless interface10Elektronika 12/2010

Streszczenia artykułów ● Summaries of the articlesSZCZEPANIAK Z.R., ŁUSZCZYK M., ARVANITI A., POPKOWSKI J.: Ultraszerokopasmowyradar do poszukiwania improwizowanych urządzeńwybuchowychElektronika (LI), nr 12/2010, s. 106Artykuł zawiera opis konstrukcji pierwszego polskiego radaru do penetracjigruntu (GPR) przeznaczonego do wykrywania min i improwizowanychurządzeń wybuchowych (IED). Urządzenie powstało w wyniku realizacjiprojektu na rzecz Departamentu Nauki i Szkolnictwa Wojskowego MON.W artykule przedstawiono pierwsze wyniki pomiarów oraz doświadczenia,na podstawie, których opracowano koncepcję rozwoju sensora mikrofalowegojako części systemu multisensorowego przeznaczonego dozastosowań wojskowych i cywilnych. Zaprezentowano koncepcję rozwojudemonstratora radaru wraz z omówieniem najistotniejszych zagadnieńprojektowych, tj. dobór sygnału sondującego ze względu na rozdzielczośćoraz metody przetwarzania sygnału.Słowa kluczowe: georadar, sygnał ultraszerokopasmowy, improwizowaneurządzenia wybuchowe, sensor mikrofalowySZCZEPANIAK Z.R., ŁUSZCZYK M., ARVANITI A., POPKOWSKI J.:Ultra-wideband ground penetrating radar for improvised explosivedevices detectionElektronika (LI), no 12/2010, p. 106One of rapidly growing field of modern radar technique and technology– or generally microwave sensors – are ground penetrating radars (GPR).They are suitable for applications of variety of areas such geology and archeologyas well as unknown object detection buried in ground. In militaryapplication GPR are used for landmine, unexploded ordnance (UXO) orimprovised explosive device (IED) detection. The great challenge for GRPdevices is detection of explosive charges without metal case. This papercomprises the concept of ultra-wideband radar on mobile platform for landminesdetection. Aspects of radar signal synthesis and resolution as wellas radar signal processing are considered and essential measurementsresults are presented. The ideas of the development of the radar are consideredand discussed. Chosen measurement results are presented anddiscussed in this paper.Keywords: Ground Penetrating Radar, Ultra-Wideband Signal, IED, microwavesensorGOMULSKA E.: Praktyczne aspekty wdrażania systemów biometrycznych.Część 2: Czynniki decydujące o wartości współczynnikafałszywego odrzuceniaElektronika (LI), nr 12/2010, s. 110W artykule pokazano techniczne uwarunkowania wykorzystywania systemówbiometrycznych jakie istnieją w praktyce oraz jak można przezwłaściwy wybór technologii i podniesienie świadomości użytkownikówsystemów wpływać na zwiększenie efektywności wykorzystania biometriiw gospodarce i życiu codziennym.Słowa kluczowe: czytniki biometryczne, FRRGOMULSKA E.: Practical aspects of biometric systems applicationsPart 2: How the choice of technology can enhance efficiency of thebiometrics useElektronika (LI), no 12/2010, p. 110The article shows what are technical conditions of the use of biometricsystems and how the appropriate choice of technology and increasingawareness of the users can enhance efficiency of the use of biometrics inthe economy and everyday life.Keywords: biometric readers, FRRBURY W.E., CZARKOWSKI D., DZIEŻA J.: Odnoszenie do wyjściaczęstotliwości kompensacji dla dwukierunkowego przetwornika ĆukDC–DCElektronika (LI), 12/2010, s. 112W pracy przedstawiono projekt dwustronnego przetwornika Ćuk z właściwościąśledzenia napięcia z częstotliwością 110 Hz odnoszenia do wyjściakompensyjnego sygnału. Zadaniem przetwornika jest sterowanie wzmacniaczamipiezoelektronicznymi. Sterownik liniowy został zaprojektowanyw dziedzinie częstotliwości. Pakiety Saber i MATLAB użyto w projektowaniu,symulacji i analizie układu. Wyniki doświadczalne są zgodne z przewidywaniamiteoretycznymi i symulacyjnymi..Słowa kluczowe: sterowniki przetworników, moc przetworników, systemjednofazowy, śledzenie sygnałuBURY W.E., CZARKOWSKI D., DZIEŻA J.: Reference to output frequencycompensation of bidirectional Ćuk DC – DC converterElektronika (LI), 12/2010, s. 112A bidirectional Ćuk converter with output voltage tracking capabilities wasdesigned with a 110 Hz reference to output compensation signal. The converteris intended to drive piezoceramic actuators. A linear controller wasdesigned in the frequency domain. Saber and MATLAB are the softwareused for design, simulations and analysis. Experimental results are ina good agreement with theoretical and simulated predictions.Keywords: converter controllers, power converters, single phase systems,signal trackingSOLUCH W., ŁYSAKOWSKA M., BRZOZOWSKI E.: Właściwości akustycznychfal powierzchniowych w płaszczyźnie Z kryształu GaNElektronika (LI), nr 12/2010, s. 117Przedstawiono wyniki obliczeń i pomiarów właściwości akustycznychfal powierzchniowych (AFP) w płaszczyźnie Z półizolacyjnego kryształuGaN. Z porównania zmierzonej i obliczonej charakterystyki amplitudowejlinii opóźniającej uzyskano prędkość 3845 m/s i współczynnik sprzężeniaelektromechanicznego 0,25%. Temperaturowy współczynnik częstotliwości,wyznaczony z pomiarów w zakresie temperatur –20…80 o C, wynosiokoło –23 · 10 -6 / o C.Słowa kluczowe: kryształy piezoelektryczne, kryształ GaN, akustycznefale powierzchnioweSOLUCH W., ŁYSAKOWSKA M., BRZOZOWSKI E.: Properties of surfaceacoustic waves in Z plane of GaN crystalElektronika (LI), no 12/2010, p. 117Results of calculations and measurements of surface acoustic wave(SAW) properties in the Z plane of semiinsulating GaN crystal are presented.By matching the measured and calculated amplitude responsesof a delay line, a velocity and an electromechanical coupling coefficientof about 3845 m/s and 0.25%, respectively, were obtained. A temperaturecoefficient of frequency (TCF), measured in the temperature range from-20…80 o C, is about -23 ppm/ o C.Keywords: piezoelectric crystals, GaN crystal, surface acoustic wavesCZAJKOWSKI J.: Możliwości transmisji danych w pasmie VHF napodstawie zalecenia ITU-R M.1842Elektronika (LI), nr 12/2010, s. 120W artykule zaprezentowano główne założenia transmisji danych i pocztyelektronicznej w Morskiej Służbie ruchomej w morskim pasmie VHF napodstawie zalecenia ITU-R M1842. Zalecenie to przedstawia przykładowerozwiązania systemowe oparte o kanały częstotliwościowe z odstępemwynoszącym 25 kHz.Słowa kluczowe: morski system transmisji danych, technologia cyfrowa,poczta elektronicznaCZAJKOWSKI J.: Possibility of VHF data exchange on the basisof Rec. ITU-R M.1842Elektronika (LI), no 12/2010, p. 120The article presents a main feature of a new digital technology in the MaritimeMobile Service in the VHF band according the Recommendationof ITU-R-M1842. The paper describes the example of narrowband VHFdata systems for the exchange of data and electronic mail in the maritimemobile service.Keywords: maritime data service, digital technology, electronic mailElektronika 12/2010 11

Streszczenia artykułów ● Summaries of the articlesRUDZIŃSKI A.: Metoda kasowania echa silnego sygnału nadawanegoprzez sprzężenie z obwodem zasilania odbiornikaElektronika (LI), nr 12/2010. s. 122W niniejszej pracy przedstawiona jest idea metody kasowania echa silnegosygnału pochodzącego z nadajnika, który współdzieli medium transmisyjne(np. antenę) z odbiornikiem. Taka konfiguracja może prowadzić dostałego nasycenia odbiornika, co uniemożliwia zastosowanie metod kasowaniaecha opartych na cyfrowym przetwarzaniu sygnału lub aktywnejfiltracji. Opisana metoda polega na wprowadzeniu kopii niepożądanegosygnału do obwodu zasilania odbiornika i teoretycznie ona pozwala uniknąćnasycenia odbiornika przy dowolnie dużej mocy sygnału nadawanego.W pracy przedstawione są wyniki pierwszych pomiarów potwierdzającychdziałanie tej metody.Słowa kluczowe: kasowanie echa, nadajnik, odbiornik, obwód zasilaniaRUDZIŃSKI A.: A method of cancellation of strong transmittedsignal’s echo by coupling to receiver’s power supply circuitElektronika (LI), no 12/2010, p. 122In this paper, there is presented a method of cancellation of echoof a strong signal coming from a transmitter sharing a common transmissionmedium (e.g. an antenna) with a receiver. In this configuration, a constantsaturation of the receiver may occur, making impossible applicationof echo cancellation method based on digital signal processing or activefiltration. The idea of the discussed method is to inject a copy of the unwantedsignal into the receiver’s power supply circuit and theoretically itallows to avoid the receiver’s saturation at arbitrarily high power of thetransmitted signal. First results of measurements supporting the proposedmethod are presented.Keywords: echo cancellation, transmitter, receiver, power supply circuitULACHA G.: Metoda zwiększająca efektywność predykcji liniowejstosowana do bezstratnej kompresji obrazówElektronika (LI), nr 12/2010, s. 124W pracy zaproponowano nowatorską, a jednocześnie prostą w implementacjimetodę statycznej predykcji kodowanego piksela, dającą szansę naistotny wzrost stopnia bezstratnej kompresji obrazów. Wykorzystuje onazasadę podziału kontekstowego. Uzyskane wyniki dzięki zastosowaniuproponowanej metody są lepsze od otrzymanych klasyczną metodą minimalizacjibłędu średniokwadratowego, dowodząc jednocześnie, że możliwejest wyznaczanie liniowych modeli predykcyjnych o lepszych parametrach,niż przy użyciu MMSE.Słowa kluczowe: bezstratna kompresja obrazów, predykcja liniowa, koderentropijnyULACHA G.: A linear prediction efficiency enhancement method usedfor lossless image compressionElektronika (LI), no 12//2010, p. 124In this paper, a novel and simple to implementation method for static encodingpixel prediction which gives a chance to significant increase of thelossless image compression ratio. This method utilizes a contextual splitrule. The proposed method produces better results in comparison with theclassic mean square error minimization method, showing that it is possibleto determine linear predictive models whose parameters are better thanMMSE.Keywords: lossless image compression, linear prediction, entropy coderULACHA G.: Wielokontekstowy adaptacyjny koder arytmetyczny służącydo bezstratnej kompresji obrazówElektronika (LI), nr 12/2010, s. 128W pracy omówiono metodę adaptacyjnego kodowania arytmetycznegobłędów predykcji, przeznaczonego do bezstratnej kompresji obrazów. Zaproponowanorozbudowaną metodę adaptacji rozkładów i wyznaczaniakontekstu, z którym skojarzony jest odpowiedni rozkład prawdopodobieństwa.Dzięki wykorzystaniu efektywnego modelu predykcji liniowej danena wejściu kodera mające specyficzny charakter można poddać bezstratnejkwantyzacji, dzięki której uzyskuje się szybkie wyznaczenie rozkładóww poszczególnych kontekstach. W pracy wykazano też słuszność dodatkowegowprowadzenia odrębnej metody kodowania bitu znaku błędu predykcji.Proponowana metoda została porównana z kilkoma innymi metodamiznanymi z literatury, uzyskano lepsze rezultaty nawet od znaczniewolniejszych metod takich jak MRP, czy GLICBAWLS.Słowa kluczowe: bezstratna kompresja obrazów, koder entropijny, kodowaniearytmetyczneULACHA G.: Multi-context adaptive arithmetic encoder for losslessimage compressionElektronika (LI), no 12/2010, p. 128In the paper, it is described a method of adaptive arithmetic coding aimedat lossless image compression. It is proposed a complex methodfor adapting probability distribution and context determining, which whoman appropriate probability distribution is associated. Thanks to utilizing aneffective linear prediction method, data at an encoder input having specificcharacter can be losslessly quantized, resulting in faster distribution determiningin particular contexts. In the paper, there are also presented benefitsfrom incorporating a separate method of a sign bit encoding of predictionerror. The proposed method is compared with a few other techniquesknown from literature and better results are obtained even in comparisonwith significantly slower methods such as MRP or GLICBAWLS.Keywords: lossless image compression, entropy coder, arithmetic coding12Elektronika 12/2010

System detekcji i śledzenia piłkarzy w transmisjachwidowisk sportowych w cyfrowym sygnale wizyjnymdr inż. SŁAWOMIR MAĆKOWIAK, mgr inż. MACIEJ KURC, mgr inż. JACEK KONIECZNY,mgr inż. PRZEMYSŁAW MAĆKOWIAKPolitechnika Poznańska, Katedra Telekomunikacji Multimedialnej i MikroelektronikiAnaliza sekwencji wizyjnych o treści sportowej stała się w ostatnichlatach aktywnym tematem badań. Istnieje wiele praco segmentacji sekwencji wizyjnych przedstawiających rozgrywkipiłki nożnej w oparciu o różne techniki. Jednymi z najbardziejinteresujących technik są podejścia oparte o analizę kształtudo identyfikacji graczy i piłki w zgrubnie wydzielonym obszarzepierwszego planu [1, 2] lub techniki oparte o różne schematyklasyfikacji segmentów przedstawiających piłkarzy i przyporządkowaniaich do drużyn [3–5]. Większość z istniejącychpodejść zakłada szczególne warunki, takie jak wiele kamero niezmiennej pozycji, jeden obiekt w ruchu, czy stosunkowostatyczne tło. W transmisjach bezpośrednich meczy piłkarskichte ściśle określone warunki nie są możliwe do spełnienia. Popierwsze, kamery które śledzą wydarzenia na boisku nie sąumiejscowione na sztywno podążając za akcją. Po drugie, emitowanyprogram jest zbiorem ujęć z wielu kamer zmienianychdynamicznie zgodnie z instrukcjami reżysera emisji. Po trzecie,na boisku znajduje wielu graczy poruszających się w różnychkierunkach. Ponadto, tło w transmisjach rozgrywek piłkarskichmoże zmieniać się bardzo gwałtownie. Te warunki powodują,że wykrywanie i śledzenie graczy w transmitowanym sygnalejest trudne. Dlatego przyszłe podejścia dla zastosowań dedykowanychdo detekcji i śledzeniu obiektów w transmitowanychprogramach piłki nożnej powinny łączyć wiele różnych technik.Na podstawie zaobserwowanych charakterystyk różnorodnychtransmisji rozgrywek piłkarskich i analizie problemówistniejących algorytmów, proponujemy nowe podejście, którewykorzystuje segmentację w oparciu o kolor dominujący dodetekcji boiska piłkarskiego, algorytm detekcji linii w oparciuo transformację Hough do modelowania boiska oraz połączenietechnik opisu cech charakterystycznych segmentów za pomocądeskryptora HOG (Histogram of Oriented Gradient) deskryptorów[15] wraz z algorytmem klasyfikacji SVM (SupportVector Machine) [16] do wykrywania i śledzenia graczy. Systemprzeznaczony jest zarówno do określania położenia i orientacjiboiska, jak również wykrywania i śledzenia graczy na boisku.Oryginalnym wkładem autorów pracy jest zastosowanietechnik o niskiej złożoności i znacznym potencjale, wykorzystywanychdotąd głównie do detekcji ruchu pieszych. Dlategoteż celem niniejszej pracy jest zbadanie możliwości wyżej wymienionychmetod i sprawdzenie, czy proponowane podejściejest wystarczające dla celów segmentacji transmisji sportowychw nadawanym sygnale wizyjnym.Stan wiedzyW celu stworzenia kompleksowego systemu segmentacji sekwencjiwizyjnych prezentujących piłkę nożną istnieje potrzebazłożenia kilku rodzajów technik.Jedną z technik stosowanych do wykrywania koloru dominującegojest zastosowanie deskryptora koloru dominującego(DCD) standardu MPEG-7. Deskryptor ten wymaga jednakdziałania na trójwymiarowej reprezentacji koloru, a jegowyniki nie są niezależne od warunków oświetleniowych [6].Inne podejście oparte jest na wykorzystaniu odległości euklidesowejw przestrzeni IHS do adaptacyjnej detekcji kolorudominującego w obrazie [7]. Praca pod redakcją Ren [8]przedstawia metodę klasyfikacji bloków obrazu na podstawiewariancji składowej odcienia po klasyfikacji wartości odcieniaprzez wyuczony model mikstur Gaussowskich.Większość algorytmów wykrywania linii oparta jest natransformacie Hougha obrazu binarnego linii [9], która możewykryć obecność prostej struktury linii i oszacować jej orientacjęoraz pozycję. Niektóre metody korzystają również zezmodyfikowanej transformaty Hougha np. probabilistycznegoprzekształcenia Hougha [10] lub transformaty blokowej Hougha[11] w celu zmniejszenia złożoności obliczeniowej. Thuy[12] zaproponował modyfikację przekształcenia Hougha, któraumożliwia wykrywanie odcinka linii zamiast prostej obecnościlinii. Innym podejściem jest użycie losowej metody poszukiwania.Metoda [13] ta wykorzystuje algorytm losowego wyszukiwania,który wybiera dwa punkty i sprawdza, czy istnieje liniamiędzy nimi. Odrębną kwestią jest generowanie obrazu linii.W tym przypadku najlepsze wyniki osiągają algorytmy wykrywaniakrawędzi i inne metody gradientowe[14].Detekcja obiektów jest zawsze oparta na ekstrakcji kilkucharakterystycznych cech obiektu. Dalal [15] wprowadził deskryptorHOG dla celów detekcji pieszych i osiągnął z jegowykorzystaniem dobre rezultaty.Kolejnym ważnym problemem w wykrywaniu obiektów jestich klasyfikacja, której zadaniem jest oddzielenie obiektów należącychdo różnych klas między sobą. Jednym z najczęściej stosowanychklasyfikatorów obiektów jest klasyfikator SVM [16,17].SystemSzczególne warunki w segmentacji obrazów sekwencji wizyjnejmeczy piłkarskich wymagają odpowiedniego podejścia.W związku z tym zaproponowanodedykowanysystem detekcjipiłkarzy (rys. 1).Głównymi składnikamisystemu są: detektorboiska, moduł modelowaniaboiska wrazz dopasowaniem dorzeczywistego jegoobrazu oraz modułrozpoznawania regionówprzynależnych doobiektów i moduł śledzeniaobiektów.Rys. 1. Schemat blokowysystem detekcjiFig. 1. Detection systemoverviewElektronika 12/2010 13

Detekcja boiskaZakłada się, że obszar boiska jest jednorodnym regionemo stosunkowo jednolitym odcieniu. Dlatego pierwszym etapemwykrywania boiska jest kwantyzacja wektorowa wartościskładowych chrominancji. Po kwantyzacji, kolory są klasyfikowanew oparciu o a-priori definicję koloru zielonego. Wspólnyobszar wszystkich odcieni zielonego traktowany jest jakowstępna maska boiska. Zakłada się, że obszar boiska ma byćnajwiększym obszarem zieleni w całym obrazie.Moduł dopasowania modelu boiskaDopasowanie modelu wymaga informacji o pozycji niektórychpunktów odniesienia w każdej ramce. Punkty te są otrzymywanena podstawie punktów przecinania się linii. Linie boiskasą wykrywane przy użyciu zmodyfikowanej transformacji Hougha[11] stosowanej do obrazu binarnego linii. Najpierw, obrazlinii boiska jest generowany zgodnie z [14]. Następnie, obrazjest poddawany progowaniu i algorytmowi morfologicznegopocieniania. W celu odrzucenia wykrytych fałszywych nieistniejącychlinii, binarny obraz linii dzielony jest na bloki. Dlakażdego bloku określany jest niezależnie zestaw parametrówlinii a następnie są one używane w procedurze głosowaniaw zmodyfikowanej transformacji Hougha. Wstępni kandydacilinii są wybierani poprzez wyszukiwanie lokalnych maksimóww przestrzeni parametrów transformacji Hougha. Aby osiągnąćwiększą dokładność, parametry kandydatów linii są poprawianez wykorzystaniem regresji liniowej. Kandydaci zezbyt dużym błędem regresji są odrzucani. Ostatnim krokiemjest agregacja kandydatów linii i śledzenie.W systemie wykorzystywany jest predefiniowany modelpola karnego, o odpowiednich proporcjach rozmiarów, jakowzorzec. Szablon jest dopasowany do każdej możliwej pozycjiboiska na podstawie orientacji wykrytych linii. Dla każdejiteracji obliczany jest koszt dopasowania modelu i pozycjao najmniejszym koszcie dopasowania jest uważana za ostatecznerozwiązanie.Rozpoznawanie obszarów obiektówModuł wykrywania graczy oparty jest na deskryptorze HOG[15]. Kształt gracza jest reprezentowany przez okno o rozmiarze16 × 32 punktów. W celu wykrycia graczy o różnych rozmiarachstosowany jest detektor o wielu skalach. Gdy określanyjest deskryptor HOG dla analizowanego obszaru obrazu, liniowyklasyfikator SVM jest szkolony na specjalnej bazie danychszablonów piłkarzy do sklasyfikowania danego obszaru jakogracza lub klasy nie-gracza. Szablony zostały uzyskane przezmanualną segmentację sekwencji obrazów na pozytywnei negatywne przykłady graczy. W celu wykrycia graczy w różnychpozach wykorzystano trzy klasyfikatory SVM. Pierwszyz nich był szkolony do wykrywania piłkarzy w pozycji pionowejod przodu, drugi dedykowano pionowemu profilowi a ostatnido łącznego wykrycia wszystkich pionowych póz. Wszystkieklasyfikatory SVM wykorzystują ten sam zestaw próbek negatywnych.Wszystkie trzy detektory SVM pracują równolegle,a ich wyniki są sumowane dla celów wygenerowania jednegozestawu wyników wykrywania dla naszego systemu detekcji.Jak zauważyliśmy jeden gracz może powodować wielewykryć w czasie i, w konsekwencji obszar wynikowy dla detekcjipojedynczego gracza może się nakładać w wielu przypadkach.W celu uzyskania pojedynczego prostokąta wokółwykrytego gracza zaproponowano dodatkową proceduręłączenia tych obszarów. Procedura składa się z następującychetapów: filtracja pola detekcji (pola o nieodpowiednimrozmiarze lub zawierające zbyt wiele punktów boiska sąodrzucane), test pokrywania się obszarów dla każdej parywykrytego obszaru (w tym ustalenie największych spójnych14przestrzeni punktów nie należących do boiska w każdymprostokątnym obszarze i testowanie czy te obszary się pokrywają)i wreszcie etap agregacji pola (dwa pokrywające siępola zostają scalone w jeden wynikowy prostokąt).Śledzenie obiektówŚledzenie obiektów jest stosowane w celu poprawy odpornościsystemu dla przypadków przesłaniania się graczy i zmianostrości wywołanych gwałtownym ruchem kamery lub powiększaniem.W proponowanym podejściu każdy obiekt jestopisany przez położenie i rozmiar pola detekcji ograniczającymten obiekt. W każdej chwili czasu, obiekty, które sąobecnie śledzone przez algorytm są porównywane z polamiznalezionymi przez detektor SVM w analizowanej ramce.Dla każdego obiektu określane jest podobieństwo prostokątnychpól pomiędzy polem skojarzonym z obiektem i polemkandydatem z wykorzystaniem specjalnej funkcji kosztu.Funkcja obejmuje zarówno pokrywający się obszar i rozmiardwóch prostokątnych pól. Po dokonaniu oceny kosztu, polekandydata z minimalnym kosztem jest wybierane do reprezentowaniaśledzonego obiektu. Dodatkowo, każdy obiektma przypisany wektor ruchu. Wektor ruch jest obliczany napodstawie położenia obiektu w poprzednich klatkach i w konsekwencji,jeśli obiekt nie jest dopasowany do żadnego wykrytegoprostokątnego pola w bieżącej ramce, jego pozycjajest określana na podstawie tego wektora ruchu.Ocena systemu detekcji graczySkuteczność systemu została oceniona przy użyciu zarównosekwencji o rozdzielczości SD (720 × 576) jak i HD (1280 ×720). Ponadto, przygotowany zbiór sekwencji testowych składasię z materiału reprezentującego różne warunki oświetleniowe,takie jak np. nierównomiernie oświetlone boisko, wielecieni graczy, jak również założono różne położenia kamerwykorzystanych do rejestracji widowiska sportowego. Biorącpowyższe warunki pod uwagę, 9 sekwencji testowych z imprezpiłkarskich o długości 25…50 klatek zostało wybranych,tworząc tym samym zestaw testowy do oceny systemu. Dlakażdej sekwencji testowej ręcznie wyselekcjonowano bazęuwiarygodnionych obszarów wskazujących piłkarzy.Prezentowany system jest oceniany z wykorzystaniemdwóch miar – parametrów precision oraz recall, definiowanychw następujący sposób: TPprecision =(1)TP+FP, TPrecall =(2)TP+FN,gdzie TP jest zbiorem pozytywów prawdziwych (poprawnedetekcje), FP – zbiór pozytywów fałszywych (fałszywe detekcje)oraz FN – zbiór negatywów fałszywych (zgubione obiekty)definiowane jako: TP= { r|r∈D:∃g∈G:s0 (r,g)≥T}, (3) FP = { r|r∈D:∀g∈G:s0 (r,g)

gdzie: T wyznacza próg, który określa stopień pokrywania wymaganyaby założyć, że dwa obszary przesłaniają ten samobszar analizowanego obrazu, G jest zbiorem uwiarygodnionychobszarów, a D jest zbiorem wykrytych obszarów dla danejramki, definiowanymi jako: G = {g 1,…,g n} i D = {d 1,…,d m},z n wskazującym liczbę uwiarygodnionych obszarów i m– liczbę obszarów wykrytych w analizowanej ramce.Do oceny systemu wykrywania piłkarzy prezentowanychw tej pracy użyto progu T o wartości równej 0,4. Wartość tazostała wybrana na podstawie interpretacji parametru T : T =0,4 oznacza, że ponad połowa z obszarów prostokąta ograniczającegowykryty obszar oraz manualnie wskazanegouwiarygodnionego obszaru pokrywa się. Wartość ta jest wystarczająca,aby ocenić, jak skutecznie obiekty są wykrywaneprzez system. Jednakże w przypadku oceny systemu dedykowanegodo segmentacji obiektów i jego wydobycia z tła powinnybyć stosowane wyższe wartości T.Rezultaty oceny systemu detekcji dla progu T = 0.4 (P – precision,R – recall )Detection system evaluation results for threshold T = 0.4 (P – precision,R – recall )Sekwencja testowa P R1. szybki obrót kamery, jednolite oświetlenie 1.00 0.842. niejednolite oświetlenie, cienie, przesłanianie sięobiektów0.97 0.903. przesłanianie się obiektów, rożne pozy graczy 1.00 0.884. niejednolite oświetlenie, przesłanianie się obiektów 0.97 0.945. niejednolite oświetlenie, przesłanianie się obiektów 1.00 0.876. przeplot, jednolite oświetlenie 1.00 1.007. rozmyty ruch, małe postacie, przesłanianie sięobiektów8. rozmyty ruch, przesłanianie się obiektów, jednoliteoświetlenie0.96 0.800.96 0.679. zielone stroje, przesłanianie się obiektów 0.96 0.96Średnia 0.98 0.87W tabeli przedstawiono szczegółowe wyniki oceny systemudetekcji w odniesieniu do każdej sekwencji zawartejw zbiorze testowym.Przedstawione wyniki oceny pokazują wyraźnie, że liczbafałszywych wykryć w systemie jest stosunkowo niewielka, coprzekłada się na wartość parametru precision przekraczającego0,95 we wszystkich analizowanych przypadkach. Jednakliczba niewykrytych obiektów zmienia się znacząco wśródzestawu testowego – patrz wartości parametru recall w tabeli.Jest to głównie spowodowane przesłanianiem się obiektóww scenie.Oprócz obiektywnych testów, wydajność proponowanegosystemu wykrywania piłkarzy oceniano również subiektywnie– rys. 2.PodsumowanieW pracy zaproponowano system segmentacji do detekcji i śledzeniapiłkarzy w zdekompresowanym sygnale wizyjnym. Wynikipokazują, że proponowane rozwiązanie umożliwia osiągnięciewysokiej obiektywnej i subiektywnej oceny w zakresiedokładnej lokalizacji wykrytych obiektów, jednak liczba niewykrytychobiektów powinna jeszcze zostać zredukowana.Literatura[1] Haiping, S., Lim, J. h., Tian, Q., Kankanhalli, M. S.: Semantic labelingof soccer video, Proceedings of IEEE Pacific-Rim Conferenceon Multimedia ICICS-PCM, 1787–1791 (2003).Rys. 2. Wizualizacja wyników detekcji piłkarzyFig. 2. Visualization of the player detection results[2] Huang, Y., Llach, J., Bhagavathy, S.: Players and Ball Detection inSoccer Videos Based on Color Segmentation and Shape Analysis,Lecture Notes in Computer Science, Volume 4577/2007, 416–425(2007).[3] Nuñez, J. R., Facon, J., Brito Junior, A. d. S.: Soccer Video Segmentation:referee and player detection, 15th International Conferenceon Systems, Signals and Image Processing, 2008. IWSSIP2008, 279–282 (2008).[4] Vandenbroucke, N., Ludovic, M., Postaire, J-G.: Color image segmentationby pixel classification in an adapted hybrid color space.Application to soccer image analysis, Computer Vision and ImageUnderstanding 90, 190–216 (2003).[5] Guangyu, Z., Changsheng, X., Qingming, H., Wen, G., Automaticmulti-player detection and tracking in broadcast sports video usingsupport vector machine and particle filter, Int. Conf. Multimedia &Expo, 1629–1632 (2006).[6] Hong, S., Yueshu, W., Wencheng, C., Jinxia, Z.: Image Retrieval Basedon MPEG-7 Dominant Color Descriptor, ICYCS, 753–757 (2008).[7] Ying, L., Guizhong, L., Xueming, Q.: Ball and Field Line Detectionfor Placed Kick Refinement, GCIS, vol 4, 404–407 (2009).[8] Ren, R., Jose, J.,M.: Football Video Segmentation Based on Video ProductionStrategy, Lecture Notes in Computer Science, 3408, 433–446.[9] Candamo, J., Kasturi, R., Goldgof, D., Sarkar, S.: Detection of ThinLines using Low-Quality Video from Low-Altitude Aircraft in UrbanSettings, Aerospace and Electronic Systems, IEEE Transactionson, vol.45, no.3, pp. 937–949, July (2009) Guo, S., Y., Kong, Y.,G.,Tang, Q., Zhang, F.: Probabilistic Hough transform for line detectionutilizing surround suppression, International Conference onMachine Learning and Cybernetics (2008).[10] Yu, X., Lai, H.C., Liu, S.X.F., Leong, H.W.: A gridding Hough transformfor detecting the straight lines in sports video. ICME (2005).[11] Thuy, T., N., Xuan, D., P., Jae, W., J.: An improvement of the StandardHough Transform to detect line segments, ICIT (2008).[12] Jiang, G., Ke, X., Du, S., Chen, J.: A straight line detection based onrandomized method, ICSP (2008).[13] Li, Q., Zhang, L., You, J., Zhang, D., Bhattacharya, P.: Dark linedetection with line width extraction, ICIP (2008).[14] Dalal N., Triggs B., Histograms of oriented gradients for humandetection, Computer Vision and Pattern Recognition 1, 886–893(2005).[15] Yu-Ting Ch., Chu-Song Ch.: Fast Human Detection Using a NovelBoosted Cascading Structure With Meta Stages, IEEE Transactionson Image Processing 17, 1452–1464 (2008).[16] Paisitkriangkrai S., Shen, C. Zhang, J.: Performance evaluation oflocal features in human classification and detection, IET ComputerVision 2, 236–246 (2008).Elektronika 12/2010 15

Redukcja emisji zaburzeń elektromagnetycznychw układach FPGA z wykorzystaniem strukturtypu GALSdr inż. JÓZEF KULISZ, mgr inż. JAN MOCHA, Politechnika Śląska, Instytut Elektroniki, Gliwicemgr inż. TOMASZ WOŹNICA, Instytut Techniki i Aparatury Medycznej ITAM, ZabrzeZe względu na szybkość przełączania i synchroniczną pracę,współczesne układy cyfrowe są znaczącym źródłem zaburzeńelektromagnetycznych – zarówno promieniowanych, jak równieżprzewodzonych, o bardzo szerokim spektrum i znacznejenergii. Zaburzenia te określane są jako szum jednoczesnegoprzełączania (ang. simultaneous switching noise) [1]. Powodujeto duże problemy konstrukcyjne na poziomie projektuobwodu drukowanego oraz integralności całego systemu.Bardzo często konwencjonalne metody ograniczania zakłóceńelektromagnetycznych, takie jak: staranny projekt wielowarstwowegoobwodu drukowanego, odsprzęganie, filtrowanieoraz ekranowanie, mają niewystarczającą skuteczność.Konieczne jest zatem opracowanie alternatywnych metodredukcji zaburzeń elektromagnetycznych emitowanych przezsystemy cyfrowe. Jednym z kierunków poszukiwań może byćrezygnacja z paradygmatu synchronicznej pracy tych systemów,co prowadzi do bardziej równomiernego rozłożeniaprądu zasilającego w czasie, a w efekcie do redukcji emisjizaburzeń elektromagnetycznych przez system.Niewątpliwie najpopularniejszą ze stosowanych praktyczniemetod redukcji emisji elektromagnetycznej jest użyciesygnału zegarowego z rozproszonym widmem (ang. spreadspectrum clock). Metoda polega na wprowadzeniu do sygnałuzegarowego niewielkiego jitteru [2], co wymaga jednak specjalizowanychi bardziej złożonych układów generacyjnych.Inne metody opisywane w literaturze bazują na wykorzystaniuukładów o architekturze globalnie asynchronicznej-lokalniesynchronicznej GALS (ang. Globally Asynchronous LocallySynchronous) [3] lub układów pracujących całkowicie asynchronicznie[4, 5]. Istnieją również metody bazujące na celowymwprowadzaniu opóźnienia w sygnał zegarowy (ang.skew) [6]. Niestety metody te, ze względu na złożoność i trudnościtechnologiczne, nie wyszły jeszcze poza stadium badańlaboratoryjnych.Rekonfigurowalne układy logiczne, a w szczególnościmatryce FPGA (ang. Field Programmable Gate Array), zewzględu na duże zasoby logiczne oraz elastyczność, sącoraz chętniej stosowane w praktyce inżynierskiej. Niestetyukłady te są zupełnie nieprzystosowane do pracy asynchronicznej.Istnieją jednak w układach FPGA zasoby umożliwiająceimplementację struktur sterowanych kilkoma lokalnymisygnałami zegarowymi. W artykule zaproponowano prostąmetodę redukcji zaburzeń elektromagnetycznych generowanychw układach FPGA, która polega na wykorzystaniu ideiukładu GALS zaadaptowanej do zasobów i możliwości dostępnychw układach FPGA.Idea układu GALS w strukturze FPGANowoczesne układy FPGA w ogromnej większości wyposażonesą w zaawansowane sprzętowe bloki zarządzania sygnałemzegarowym DCM (ang. Digital Clock Manager). Choćbloki DCM wykorzystywane są najczęściej do eliminacji zjawiskaskew, ich możliwości funkcjonalne są o wiele szersze.16CLKINCLKFBRSTDCMCLK0CLK90CLK180CLK270CLK0CLK90CLK180CLK270Na rysunku 1 przedstawiono uproszczony symbol bloku DCMwbudowanego w układy Spartan-3 firmy Xilinx [7]. Blok DCMma możliwość generacji czterofazowego sygnału zegarowego,którego poszczególne składowe są przesunięte odpowiednioo 0, ¼ T C, ½ T Ci ¾ T C, gdzie T Cjest okresem sygnałuzegarowego podanego na wejście bloku. Istnieje przy tymmożliwość podłączenia sygnałów generowanych przez blokiDCM do sieci zegarowych rozprowadzonych po całości lubczęści struktury.Zaroponowana idea polega na podziale projektowanegoukładu na N części, które można nazwać domenami zegarowymii wykorzystaniu bloku DCM do generacji przesuniętychw fazie lokalnych sygnałów zegarowych sterujących pracąposzczególnych domen. Proponowane rozwiązanie możnauważać za szczególny przypadek architektury typu GALS.Podział projektowanego systemu na domeny zegarowejest zadaniem projektanta. Metody synchronizacji wymianydanych pomiędzy domenami zegarowymi nie będą dyskutowanew tym artykule. Ad hoc można zaproponować wykorzystaniew tym celu metod opracowanych dla struktur GALS,np. którejś z prezentowanych w pracy [3]. Powinno też byćmożliwe opracowanie metod prostszych, ponieważ w istocieproponowany układ jest synchroniczny – zrówno kolejnośćfaz, jak i odstępy pomiędzy nimi, są przewidywalne.Zaburzenia elektromagnetyczne dla układusterowanego zegarem wielofazowymOznaczmy przez i (t) prąd zasilania płynący przez układ,w którym całość systemu sterowana jest wspólnym zegarem.Następnie przeprowadźmy eksperyment myślowy, polegającyna podzieleniu układu na N równych części, które umieścimyw domenach zegarowych sterowanych przez kolejne N fazzegara. Załóżmy ponadto, że prądy zasilania dla każdej z takwydzielonych części mają ten sam kształt, a tylko są przesuniętewzględem siebie w czasie o wielokrotność T C/N. To niecoidealistyczne założenie usprawiedliwione jest złożonością01Tc 2 4 4 Tc 3 Tc Tc4Rys. 1. Blok DCM wykorzystany do generacji czterofazowegosygnału zegarowegoRys. 1. Blok DCM wykorzystany do generacjiwielofazowego sygnału zegarowegoFig. 1. A DCM block used for generating a multiphase clock signalElektronika 12/2010

współczesnych układów programowalnych. Duże strukturymogą zawierać miliony bramek przeliczeniowych [7]. Dla aplikacjiwykorzystujących te olbrzymie zasoby powinny ujawniaćsię efekty statystyczne, prowadzące do zrównoważenia poszczególnychczęści układu.Przy tych założeniach prąd zasilania i Wdla układu N-fazowegomożna wyrazić następującym wzorem:a)|I(f)|10E(f)f C 2f C 3f C. . . . . .N·f C(N+1)·f Cf ∑ N − 11 ⎛ TC⎞iW( t)=i⎜t−n⋅⎟(1)Nn= 0 ⎝ N⎠b)|I W (f)|Stosując do sygnału zdefiniowanego wzorem (1) transformacjęFouriera i wykorzystując nadto wzór na sumę szeregugeometrycznego można wykazać, że moduł widma sygnału i Wopisany jest wzorem (2): ( f)=I(f)⋅E(f)(2)I Wgdzie I(f ) oznacza widmo prądu zasilania w układzie sterowanymwspólnym sygnałem zegarowym, I W(f) – widmo prąduzasilania w układzie N-fazowym, a E(f ) jest funkcją zdefiniowanąwzorem (3):⎛f⎞sin ⎜π⎟1⎝ fCE(f ) =⎠(3)N⎛f⎞sin⎜π⎟⎝ N fC⎠Z równania (2) wynika, że aby otrzymać widmo prądu zasilaniaw układzie N‐fazowym, wystarczy pomnożyć widmoprądu zasilania w układzie jednofazowym przez funkcję obwiedni,która ma postać opisaną wzorem (3).Zależność między widmami prądu zasilania dla obydwuprzypadków została wyjaśniona na rysunku 2. Ze względu naimpulsową naturę układów cyfrowych CMOS, prądy zasilaniaprzez nie płynące mogą być w pierwszym przybliżeniu aproksymowaneciągiami impulsów Diraca, pojawiającymi się coregularny odstęp czasu, który dla układu jednofazowego wynosiT C. Widmo takiego sygnału jest okresowe na osi częstotliwości,przy czym okres wynosi: f C= 1/T C. Ponadto możemysię spodziewać, że składniki w widmie sygnału I W(f) będą sięgrupować wokół wielokrotności częstotliwości zegara f C. Funkcjaobwiedni E (f) też jest okresowa, ale z okresem równymN · f C · E (f) zeruje się dla wielokrotności częstotliwości zegaraf C, prócz wielokrotności N · f C, gdzie jej wartość wynosi 1. Możemysię spodziewać, że funkcja obwiedni stłumi w widmie prąduzasilania dla układu N-fazowego wszystkie składniki, próczskładników otaczajacych wielokrotności częstotliwości N · f C.Następnym krokiem naszych rozważań będzie porównaniemocy sygnałów prądowych w obu przypadkach. Wykorzystamytu twierdzenie Parsevala. Obliczenia najwygodniej jestpoprowadzić w taki sposób, że w pierwszym kroku analizaprzeprowadzona zostanie w przedziale częstotliwości od 0 doN · f Ci dla jednej składowej harmonicznej wybranej z okresu.Policzmy moc cząstkową pochodzącą od N składowycho częstotliwościach f = k · f C+ f x, gdzie k = 0,..., N‐1. W przypadkuukładu jednofazowego, ze względu na okresowośćwidma (rys. 2a), wszystkie wybrane składowe mają tę samąamplitudę A, a pochodząca od nich moc cząstkowa wynosi:2 P * = NA(4)W przypadku układu N-fazowego obliczeń nie da się przeprowadzićw tak prosty sposób, ponieważ funkcja obwiedniE(f ) różnicuje amplitudy składowych (rys. 2). Aby wykonać0f C 2f C 3f C. . . . . .analogiczne sumowanie, posłużymy się tożsamością (5), którąmożna wyprowadzić ze wzorów Eulera:N (5)11 2⎛f ⎞1sin12 ⎜⎟ ⋅∑ − π=N ⎝ fC⎠n=0 2⎛ n fC+f⎞sin⎜π⎟⎝ N fC⎠Tożsamość tę można uważać za uogólnienie popularnejjedynki trygonometrycznej, którą otrzymamy podstawiając dowzoru (5) N równe 2.Wykorzystując wzór (5) i wykonując analogiczne sumowanieotrzymamy dla układu N-fazowego: P * =A2(6)Powtarzając to samo rozumowanie we wszystkich przedziałachczęstotliwości i wykonując sumowanie dla wszystkichskładowych w widmie możemy napisać, że moce sygnałuprądowego dla układu sterowanego zegarem jednofazowymP i dla układu sterowanego zegarem N-fazowwym P Wsązwiązane następującą zależnością: 1P P(7)W=NNa tej podstawie możemy stwierdzić, że moc zaburzeńemitowanych przez układ N-fazowy powinna zostać zredukowanaN razy w stosunku do mocy generowanej przez układsterowany jednym zegarem.Wyniki eksperymentów(N+1)·f CRys. 2. Widma prądu zasilania w układzie: a) jednofazowym,b) N-fazowymFig. 2. Spectra of the supply current in: a) 1-phase circuit,b) N-phase circuitW celu weryfikacji użyteczności zaproponowanej metody przeprowadzonoszereg eksperymentów. Do badań wykorzystanopłytkę uruchomieniową z układem FPGA z rodziny Spartan 3[7]. W układzie FPGA zaimplementowane zostały dwa projekty:w jednym całość układu sterowana była wspólnym sygnałemzegarowym, a w drugim struktura podzielona została na4 domeny zegarowe sterowane 4 fazami zegara. Przeprowadzonopomiary zaburzeń przewodzonych i promieniowanych.Do pomiaru zaburzeń promieniowanych wykorzystano komoręGTEM [8].Porównanie widm zaburzeń promieniowanych przez układjednofazowy i układ 4-fazowy pokazano na rys. 3. Czarna li-N·f CfElektronika 12/2010 17

Amplituda [dBuV]706050403020100Zegar 1-fazowyZegar 4-fazowy-100 50 100 150 200 250 300 350 400 450 500Częstotliwość [MHz]Rys. 3. Porównanie widm zaburzeń promieniowanych w układzie jednofazowym i 4-fazowymFig. 3. A comparison of spectra of radiated disturbances in a 1-phase circuit, and an N-phase circuitnia z czarnymi kropkami reprezentuje widmo zarejestrowanedla układu sterowanego jednym sygnałem zegarowym. Białeznaczki karo reprezentują widmo zarejestrowane dla układu4-fazowego.Jak wynika z wykresu, składowe widma leżące w pobliżuwielokrotności częstotliwości 200 MHz nie uległy znaczącejzmianie w układzie z sygnałem zegarowym 4-fazowym. Za topozostałe składowe uległy zmniejszeniu, w niektórych przypadkacho ponad 20 dB. Obserwacja ta zgadza się dobrzez wynikami analizy teoretycznej (rys. 2 i wzór 2), ponieważczęstotliwość zegara wynosiła 50 MHz.Na podstawie zarejestrowanych widm wyliczone zostałytakże wartości skuteczne zaburzeń dla obu przypadków. Odpowiedniewyniki zebrano w tabeli.Porównanie wartości skutecznych zaburzeń promieniowanychA comparison of RMS of radiated disturbancesZegar 1-fazowyZegar 4-fazowy3,1 mV 1,6 mVJak wynika z tabeli, wartość skuteczna zaburzeń w układzie4-fazowym została zredukowana dwukrotnie, co odpowiadaczterokrotnemu zmniejszeniu mocy. Także ten wynikdobrze zgadza się z wynikami analizy teoretycznej (7).Więcej szczegółów dotyczących sposobu pomiaru orazwyników można znaleźć w pracach [8] i [9].PodsumowanieW artykule zaproponowano prostą metodę redukcji zaburzeńelektromagnetycznych generowanych przez układ FPGA.Metoda bazuje na zastosowaniu struktur GALS, które realizowanesą przez wykorzystanie przesuniętych w fazie sygnałówzegarowych. Analiza teoretyczna pokazuje, że po podzieleniuukładu na N równych domen zegarowych można spodziewaćsię N-krotnej redukcji mocy generowanych zaburzeń elektromagnetycznych.Wyniki analizy teoretycznej zyskały potwierdzeniew wynikach pomiarów.Metoda może być łatwo zastosowana dla większościwspółczesnych układów FPGA, ponieważ prawie zawsze zawierająone specjalne podukłady (bloki DCM), umożliwiającewytworzenie wewnątrz struktury przesuniętych w fazie sygnałówzegarowych.Warunkiem prawdziwości przedstawionej analizy jestdobre zrównoważenie zasobów logicznych umieszczonychw poszczególnych domenach zegarowych. Jest to zadaniedla projektanta systemu.Literatura[1] Ben Dhia S., Ramdani M., Sicard E.: Electromagnetic Compatibilityof Integrated Circuits: Techniques for Low Emission andSusceptibility. Springer Science+Business Media, 2006.[2] Kim J., Kam G., Jun P. J., Kim J.: Spread Spectrum Clock GeneratorWith Delay Cell Array to reduce Electromagnetic Interference.IEEE Transactions on Electromagnetic Compatibility, vol.47, No. 4, pp. 908–920, 2005.[3] Krstic M., Grass E., Gurkaynak K., Vivet P.:Globally Asynchronous,Locally Synchronous Circuits: Overview and Outlook.IEEE Design & Test of Computers, vol. 24, Issue 5, pp. 430–441,2007.[4] Bouesse G. F., Ninon N., Sicard G., Renaudin M., Boyer A., SicardE.:Asynchronous Logic vs. Synchronous Logic: ConcreteResults on Electromagnetic Emissions and Conducted Susceptibility.The 6‐th International Workshop on Electromagnetic Compatibilityof Integrated Circuits, 2007.[5] Bouesse G. F., Sicard G., Baixas A., Renaudin M.: Quasi DelayInsensitive Asynchronous Circuits for Low EMI. The 4-th InternationalWorkshop on Electromagnetic Compatibility of IntegratedCircuits, 2004.[6] Blunno I., Narboni G. A., Passerone C.: An automated methodologyfor low electro-magnetic emissions digital circuits design.The Euromicro Symposium on Digital System Design DSD’04,pp. 540–547, 2004.[7] Xilinx: Spartan-3 Generation FPGA User Guide. UG331, v. 1.4,June 25, 2008.[8] Mocha J., Kania D., Woźnica T.: Wykorzystanie przesuniętychw fazie sygnałów zegarowych do redukcji zaburzeń elektromagnetycznychw układach FPGA. Przegląd Elektrotechniczny, vol.7/2009, ss. 200–202, 2009.[9] Kulisz J., Mocha J., Woźnica T.:Reducing Electromagnetic Disturbancesin FPGA circuits by using Multiphase Clocks. InternationalConference on Signals and Electronic Systems ICSES’10,Gliwice, Poland, Sept. 7–10, 2010, pp. 193–196.18Elektronika 12/2010

Iteracyjna estymacja kanałów transmisyjnychz wykorzystaniem algorytmów ewolucyjnychmgr inż. DAWID STUDZIŃSKIPolitechnika Koszalińska, Zakład Zastosowań Elektroniki i ElektrotechnikiW systemach telekomunikacyjnych, przeznaczonych do odbiorusygnału rozchodzącego się w wolnej przestrzeni, głównynacisk kładzie się na ograniczenie negatywnych skutkówpowodowanych przez zjawisko wielodrogowości. Jednymz nich jest interferencja międzysymbolowa. W celu złagodzeniajej negatywnych efektów, przedstawiono wiele koncepcji.Jednym z przykładów jest detekcja sekwencji o największejwiarygodności MLSD (Maximum Likehood Sequence Detection).Ten typ odbioru danych wymaga znajomości aktualnegostanu kanału. W artykule przedstawiona zostanie idea estymacjiodpowiedzi impulsowej kanału, wykorzystująca wiedzęz otrzymanej wcześniej sekwencji danych.Model odpowiedzi impulsowej kanałutransmisyjnegoSygnał generowany w nadajniku, w wyniku odbić z granicamimedium transmisyjnego i obiektów znajdujących się w nim, docierado odbiornika przez więcej niż jedną ścieżkę propagacyjną.Teoretycznie, liczba tych tras może być nieskończenie wielka,jednak w wyniku wielokrotnych odbić, jak i transmisji na duże odległości,tylko kilka z nich ma istotne znaczenie dla komunikacji.Dodatkowo w kanałach wąskopasmowych współczynniktłumienia fali rośnie z częstotliwością nadawanego sygnału.Dlatego też, każda z dróg propagacyjnych może być traktowanajako filtr dolnoprzepustowy. W związku z tym, odpowiedźimpulsowa kanału może być przedstawiona jako sumaodpowiedzi impulsowych indywidualnych ścieżek propagacji.Zależność ta opisana jest wzorem (1), [1]:( ) ∑p( p) ht=ht−τ(1)pWidmo takiego kanału przedstawia wzór (2), które jesttransformatą Fouriera zależności (1):−j2π2πp( ) ∑p( ) Hf=Hfe(2)pMożna zatem założyć, że kształt odpowiedzi impulsowejkażdej z tras jest określany przez pewną funkcję, natomiastróżnice między odpowiedziami poszczególnych tras wynikająz różnic wielkości tłumienia poszczególnych ścieżek propagacyjnych.Występowanie zjawiska interferencji międzysymbolowej[2, 5], polegające na tym, że na otrzymany symbolw określonej chwili, mają wpływ wcześniej przesłane symbole,także utrudnia proces odbioru.W celu wyeliminowania tych niepożądanych efektów zastosowanyzostał detektor sekwencji o największej wiarygodności(Maximum Likehood Sequence Detector – MLSD).Informację na temat tego typu odbioru można znaleźć w [3].Kryterium optymalizacyjnym odbionika MLSD, służącym dodokonania najlepszej selekcji nadanej sekwencji symboli {b m}z odebranego ciągu {y m}, jest funkcja kosztu (przedstawionazależnością (3)), która powinna zostać zminimalizowana:1 L 0l=0−1P−1V ( { }) ∑ ∑ Vbm=yl−hpbl−p(3)Np=02W celu poprawnego odbioru danych, detektor MLSD potrzebujeinformacji na temat odpowiedzi impulsowej kanałutransmisyjnego. Jednym z rozwiązań jest wykorzystanie danychtreningowych. Znane są one w systemie odbiorczym,który na ich podstawie oraz na podstawie danych odebranych{y m} jest w stanie określić odpowiedź impulsową h. Takie rozwiązaniema jednak wady, wynikające z faktu, że symboletreningowe muszą być umieszczone w przesyłanym ciągudanych. Główną wadą tej techniki jest zmniejszenie szybkościtransmisji. Jednak istnieje możliwość wykorzystana przesyłanychdanych do szacowania odpowiedzi impulsowej kanału.Jedną z takich technik jest iteracyjna estymacja odpowiedziimpulsowej.Iteracyjna estymacja odpowiedziimpulsowej kanałuMetoda iteracyjnej odpowiedzi impulsowej kanału transmisyjnegoprzedstawiona jest na rysunku 1 [3].Rys. 1. Iteracyjna estymacja kanałuFig. 1. Iterative channel estimationPrzyjmuje się h, y, b, odpowiednio za, wektor odpowiedziimpulsowej, ciąg danych odebranych oraz sekwencję nadanychsymboli.W wyniku tego, że wektor b nie jest znany w kroku q iteracji,potrzeba znaleźć prawdopodobieństwo a posteriori wektora bna podstawie ciągu y oraz wyznaczyć najbardziej prawdopodobnąsekwencję. Posiadając dzięki temu wektor b, estymataodpowiedzi impulsowej kanału h estmoże zostać wyznaczona.Następnie tak określona estymata h estwykorzystywana jestw kolejnym kroku (q + 1) iteracji do określenia prawdopodobieństwaa posteriori wektora b. W kolejnych krokach iteracji,jeśli wektor b staje się bardziej wiarygodny, poziom błęduestymaty h powinien się zmniejszać.Zakłada się, że odbierany sygnał jest próbkowany z częstotliwościąco najmniej dwa razy większą niż częstotliwośćtransmisji symboli. Oznacza to, że dla każdego odebranegosymbolu, występują co najmniej dwie próbki. Odpowiedniailość próbek na symbol wyznacza kształt odebranych symbolidanych. Znajomość funkcji opisującej kształt wysłanych i odebranychsymboli, pozwala określić, w jaki sposób przepusto-Elektronika 12/2010 19

wość kanału transmisji wpływa na nadawany sygnał. W tymcelu, należy wyznaczyć gęstość widmową mocy.Dla liniowych kanałów wąskopasmowych, których odpowiedźimpulsowa jest opisana zależnością (1), kształt funkcjigęstości widmowej mocy powinien pozostać stały. Posiadającinformację dotyczącą częstotliwościowych lub statystycznychwłaściwości kanału, można dążyć do tego, aby gęstośćwidmowa mocy estymowanej odpowiedzi impulsowej kanału,była jak najbardziej zbliżona do pewnej wzorcowej gęstościwidmowej. Kryterium oceniającym wielkość podobieństwa,może być błąd średniokwadratowy różnicy między szacowanąi wzorcową gęstością widmową mocy. Błąd średniokwadratowyjest przedstawiony zależnością (4). ε=f−Sf→(4)Tak więc posiadanie dwóch funkcji celu (pierwsza to minimalizacjafunkcji kosztów opisanej zależnością (3)), estymacjaodpowiedzi impulsowej kanału staje się problem optymalizacjiwielokryterialnej.W niniejszej pracy porównano ze sobą 4 metody poszukiwaniapoprawnego ciągu nadanych symboli. Wykorzystano w tymcelu algorytmy adaptacji LMS oraz RLS (dążące do znalezieniaoptimum jednej funkcji celu – opisanej równaniem (3)) oraz algorytmyewolucyjne VEGA oraz SPEA (będące rozwiązaniemproblemu optymalizacji wielokryterialnej). W każdej iteracji procesuestymacji odpowiedzi impulsowej kanału, zostaje określonawielkość h est. Ta reprezentacja jest następnie wykorzystanaw detekcji przychodzących danych przez odbiornik MLSD. Pozakończeniu procesu detekcji, ciąg danych przychodzącychprzekazywany jest do estymatora, który w następnym kroku iteracji,przy zastosowaniu odpowiedniego algorytmu (LMS, RLS,VEGA, SPEA) określa nową wielkość h est.Algorytm LMS i RLSRekurencyjny wzór na optymalne wartości poszukiwanej estymatykryterium najmniejszych średnich kwadratów [4] LMS(Least Mean Squares) odpowiedzi impulsowej kanału, przedstawionyjest on wzorem (5): ( q)( q−1)T2( q−h = h + µ b y − b h1)(5)gdzie: µ – współczynnik określający wielkość kroku adaptacjiNatomiast wzór rekurencyjny kryterium najmniejszychkwadratów przedstawia zależność (6):K−1λ( q)(q−1)T ( ( q−h = h + β 1))k ∑ bkyk−bkh , βk= K (6)k=1−1T1 +λbbAlgorytmy ewolucyjneDwa algorytmy ewolucyjne zostały przeanalizowane: VectorEvaluated Genetic Algorithm (VEGA) oraz Strength ParetoEvolutionary Algorithm (SPEA). Szczegółowe informacje natemat algorytmów ewolucyjnych można znaleźć w pozycjachliteraturowych [6,7].Vector Evaluated Genetic Algorithm:W tym algorytmie, populacja osobników (populacja możliwychestymat h) podzielona zostaje na dwa równoliczne podzbiory.Każda pod-populacja jest odpowiedzialna za jedno kryterium,reprezentowane przez równania (3) i (4). Algorytm VEGA zawieranastępujące etapy:202ε [ ( ( ) ( ))] MinS esth µ ( )kkk∑kk=1k• Etap 1. Inicjalizacja: W tym wypadku, 2 podpopulacje po100 kandydatów każda, zostają zainicjowane. Podpopulacjezawierają możliwe estymaty h.• Etap 2. Szacowanie: Wyliczana jest wielkość dopasowaniakażdego osobnika w obu podpopulacjach. Wielkościdopasowania wyliczane są z funkcji celu (3) i (4), które odnosząsię do odpowiednich podpopulacji.• Etap 3. Selekcja: 50 osobników z najlepszymi wielkościamidopasowania w każdej podpopulacji zostaje wybranychdo dalszego procesu optymalizacji. W ten sposób zostajeutworzona nowa populacja, w której wymieszane zostająosobniki z obu podpopulacji.• Etap 4. Rekombinacja: W tym etapie kandydaci zostajądobrani w 50 par tworząc tzw. pary rodzicielskie.• Etap 5. Reprodukcja: Z Każdej pary rodzicielskiej wygenerowanazostaje dwójka nowych osobników, nazywanych“dziećmi”. Następnie, zostaje utworzona nowa populacja.Do tej populacji dobierane są osobniki z pary rodzicielskiejlub utworzonych z nich pary dzieci. Dobór ten jest procesemlosowym, gdzie prawdopodobieństwo wyboru “dzieci”do nowej populacji wynosi 70%, natomiast ich „rodziców”30%.• Etap 6. Mutacja: W tym etapie losowo wybrany osobnikzostaje zmieniony. Prawdopodobieństwo wyboru danegoosobnika do procesu mutacji ustalone zostało na poziomie5%. Wartości kandydata zmienione zostają z prawdopodobieństwemo rozkładzie normalnym, z wartością średniąrówną 0 i wariancją 0,0625.Strength Pareto Evolutionary Algorithm:Charakterystyczną cechą tego algorytmu jest to, że niezdominowaneosobniki (w sensie pareto) przechowywane sąw osobnym, zbiorze zewnętrznym. Algorytm składa się z następującychetapów: Inicjalizacja, Dobór Zbioru Zewnętrznego,Szacowanie, Selekcja, Rekombinacja, Mutacja. EtapyInicjalizacja, Rekombinacja i Mutacja są identyczne jak w algorytmieVEGA. Ich opis zostanie pominięty.• Etap 2. Dobór Zbioru Zewnętrznego: W tym etapie, wartościobu funkcji celu (3) i (4) są obliczane dla każdego osobnika.Para wartości funkcji celu określa stopień dominacjijednego osobnika nad innymi. Niezdominowane osobnikisą przenoszone do zbioru zewnętrznego, gdzie w przypadku,gdy pojawi się jakiś osobnik dominujący, osobnikizdominowane zostają usunięte, tak że w zbiorze zewnętrznymnie znajdują się osobniki zdominowane.• Etap 3. Szacowanie: Dla każdego osobnika w zbiorzezewnętrznym, wyliczana jest wartość siły. Jest to liczbaosobników w populacji zdominowanych przez danegoosobnika, podzielona przez liczbę wszystkich osobnikówzwiększoną o 1. Również dla osobników w populacji jestobliczana wielkość siły, reprezentowana przez powiększonąo 1 sumę sił wszystkich osobników w zbiorze zewnętrznym,które dominują względem analizowanegoosobnika.• Etap 4. Selekcja: Nowa pusta populacja zostaje utworzona.Wszystkie osobniki (z populacji i zbioru zewnętrznego)zostają dobrane w pary. Porównywane są wartości siłysparowanych osobników. Osobnik z większą wartościąsiły jest przenoszony do nowej populacji. Jeden z niezdominowanychosobników ze zbioru zewnętrznego wybranyzostaje jako estymata odpowiedzi impulsowej kanału h est,Ten osobnik jest następnie przekazywany do układu odbiorczegoi zostaje wykorzystany do odbioru transmitowanychdanych.Elektronika 12/2010

Wyniki symulacjiZostało przeprowadzonych szereg symulacji transmisji.W tym celu wykorzystane zostało środowisko Simulink. Przyjęto,że transmitowany sygnał jest bipolarny kluczowany fazowo(BPSK) oraz przesyłane symbole danych mogą przyjmowaćwielkości 1 i -1, z prawdopodobieństwem wystąpieniaodpowiednio 50%. Częstotliwość nadawania symboli danychustalona została na poziomie 1000 bitów na sekundę, podczasgdy częstotliwość fali nośnej wynosiła 5000 Hz. Systemodbiorczy po demodulacji próbkował sygnał z częstotliwością4000 Hz, co oznacza, że na każdy odebrany sygnał przypadały4 próbki.Przyjęte zostało, że odpowiedź impulsowa kanału byłasumą przesuniętych względem siebie impulsów z różnymiamplitudami. Kształt impulsu zdeterminowany został przezwektor: [1 0.8 0.2 0.1].Zbadane zostały 4 przypadki. Analizowano warianty poszukiwaniaoptimum jednej funkcji celu, opisanej wzorem (3),przy wykorzystaniu algorytmów adaptacyjnych LMS jak i RLS.Pozostałymi przypadkami była analiza przy użyciu ewolucyjnychalgorytmów VEGA i SPEA, gdzie poszukiwano optymalnegorozwiązania dla dwóch funkcji celu (3) i (4). Dla wszystkichwariantów, w zależności od różnych poziomów szumuw kanale transmisyjnym określona została bitowa stopa błędów(BER – Bit Error Rate).Wyniki symulacji zaprezentowane zostały na rysunkach 2i 3. Porównanie wielkości bitowej stopy błędów w zależnościod poziomu mocy sygnału do mocy szumu z wykorzystaniemw estymacji algorytmów LMS (linia przerywana), RLS (liniaprzerywana z kropką), VEGA (linia kropkowana) oraz SPEA(linia ciągła) zaprezentowano na rys. 2. Natomiast zestawieniebłędu średniokwadratowego różnicy wzorcowej odpowiedziimpulsowej i jej estymaty w zależności od kroku iteracji,dla poziomu mocy sygnału do mocy szumu równym 5 przedstawiarys. 3.Rys. 2. Bitowa stopa błędów jako funkcja mocy sygnału do mocyszumuFig. 2. Bit Error Rate of received data as a function of Signal toNoise RatioRys. 3. Błąd średniokwadratowy estymaty odpowiedzi impulsowej kanałuw funkcji kolejnych kroków iteracjiFig. 3. Mean square error of channel impulse response as a function ofsuccessive iteration stepsWnioskiNa rysunku 2 można zauważyć, że wprowadzenie do procesuestymacji drugiej funkcji celu i zastosowanie algorytmówewolucyjnych dla transmisji sygnału o stosunku mocy sygnałudo mocy szumu większej od 4, znacznie poprawiło odbiórprzesyłanych danych. Jednakże, dla transmisji o mniejszymstosunku mocy sygnału do mocy szumu niż 4, lepszewyniki uzyskano dla algorytmu RLS. Spowodowanejest to najprawdopodobniej szybszą prędkością dążeniado optymalnej wartości tego algorytmu niż pozostałych,co można zaobserwować na rys. 3. AlgorytmRLS znacznie prędzej uzyskuje pewną wielkośćestymaty kanału z określonym błędem średniokwadratowym.Algorytmy ewolucyjne uzyskują podobnypoziom dopiero po około 2000 kroków iteracji, poczym dokładność ich estymat jest większa niż dokładnośćestymaty uzyskanej przy pomocy algorytmuRLS. Najgorsze wyniki uzyskano przy zastosowaniualgorytmu LMS. To prowadzi do wniosku, że zastosowaniedodatkowej funkcji celu i algorytmów ewolucyjnychw iteracyjnej estymacji odpowiedzi impulsowejoraz odbioru danych przy transmisji przez wąskopasmowekanały komunikacyjne, przy wykorzystaniubipolarnego kluczowania fazy przy odpowiedniowysokim stosunku mocy sygnału do mocy szumuzwiększa poziom poprawnego odbioru danych.Literatura[1] Simon M. K., Alouni M.S.: Digital communication over fadingchannels. John Willey & Sons, 2005[2] Haykin S.: Systemy telekomunikacyjne. WKiŁ, Warszawa 1998.[3] Choi J.: Adaptive and iterative Signac processing In communications.Cambridge University Press, Cambridge 2006.[4] Zieliński T. P.: Cyfrowe przetwarzanie sygnałów. Od teorii dozastosowań., WKiŁ, Warszawa 2007.[5] Wesołowski K.: Podstawy cyfrowych systemów telekomunikacyjnych.WKiŁ, Warszawa 2003.[6] Deb K.: Multi-objective Optimization using Evolutionary Algorithms.John Wiley & Sons, UK 2001.[7] Zitzler E., Thiele L.: Multiobjective optimization using evolutionaryalgorithms – a comparative case study. PPSN, Netherlands,Amsterdam 1998.Elektronika 12/2010 21

System kryptograficzny w układzie FPGAz szyfrowaniem strumieniowo-blokowym opartymna cyfrowym generatorze chaotycznymmgr inż. PAWEŁ DĄBAL, prof. dr hab. inż. RYSZARD PEŁKAWojskowa Akademia Techniczna, Wydział Elektroniki, WarszawaWspółczesne systemy telekomunikacyjne wymagają stosowaniazłożonych systemów mających na celu zapewnieniepoufności transmisji i przechowywania informacji. Stosowanesą różne techniki kryptograficzne takie jak szyfrowaniestrumieniowe i blokowe. Każde z rozwiązań ma swoje zaletyoraz wady. W celu eliminacji wybranych wad oraz podniesieniaodporności algorytmów na kryptoanalizę stosuje sięszereg zabiegów takich jak praca ze sprzężeniem zwrotnym,zwiększenie liczby rund i wydłużenie długości klucza. Jednymz problemów współczesnej kryptografii jest potrzeba generowaniakluczy o określonych parametrach statystycznych.W ostatnim czasie zaobserwować można zwrócenie uwagiprzez osoby zajmujące się kryptografią na systemy chaotyczne,cechujące się dużą wrażliwością rozwiązań na dowolnie małezaburzenie parametrów początkowych. Systemy chaotyczne[1–3] mają szczególne właściwości, takie jak bardzo duża czułośćna zmianę parametrów początkowych, nieokresowość,nieprzewidywalność i zdolność do wzajemnej synchronizacji[4]. Z drugiej strony, deterministyczny charakter generowanychciągów umożliwia wykorzystanie ich do wytworzenia klucza napotrzeby algorytmów szyfrujących. Jednakże, rozwiązania temają również swoje wady i ograniczenia. W praktyce, chaotycznanatura ciągów liczb nie jest idealna lecz zakłóconaw wyniku zastosowania skończonej precyzji obliczeniowej,w wyniku czego powstają systemy pseudolosowe lub cykliczne.Z kryptograficznego punktu widzenia, jako najważniejszewady wymienić należy: podatność na odzyskanie parametrów,mniejszą precyzję cyfrowej reprezentacji w porównaniu doanalogowych generatorów, problemy z powstawaniem cyklu,nieidealnym rozkładem i wysokim poziomem korelacji. W celuograniczenia wymienionych wad stosuje się większą precyzjęobliczeniową, wprowadza zaburzenia w strukturze algorytmuoraz stosuje kaskadowe łączenie systemów [5].W artykule przedstawiono implementację kompletnegosystemu kryptograficznego. Składa się on z następującychelementów: jednostki sterującej, dwóch generatorów chaosuwykorzystujących odwzorowanie logistyczne oraz dwóch potokówodpowiedzialnych za szyfrowanie/deszyfrowanie zgodniez algorytmem AES [6]. Jako elementy wykonawcze wykorzystanezostały procesory programowe PicoBlaze. Całośćzostała opisana z wykorzystaniem języka VHDL.W artykule najpierw omówiono zagadnienia dotycząceimplementacji generatora chaosu i realizacji programowej algorytmuAES. Następnie opisano system i wpływ sposobu implementacjina liczbę wykorzystywanych zasobów logicznych.Przedstawiono również wyniki pomiarów wydajności zaproponowanegorozwiązania.Zastosowane metody kryptograficzneOdwzorowanie logistyczne22Jedną z pierwszych poznanych funkcji wykazujących chaotycznycharakter jest odwzorowanie logistyczne, będące wielomianemstopnia drugiego. Po raz pierwszy zaproponowanezostało przez P.F. Verhulsta w 1845, a spopularyzowaneprzez Roberta Maya, który w publikacji [1] zaproponował wykorzystanietej własności do generowania chaotycznego ciąguliczb, z użyciem równania rekurencyjnego o postaci:1n( n) x=rx−x(1)n+ 1gdzie 0 ≤ x n≤ 1, 0 < r ≤ 4, n ∈ N. W zależności od wartości parametrur, dynamika systemu może się diametralnie zmienić.Jeśli wartość r jest z przedziału 3,569945672 < r ≤ 4, liczby generowanew kolejnych iteracjach odwzorowania stają się chaotyczne,to znaczy nie ma żadnego stałego wzorca w otrzymywanymciągu. Jednakże w przedziale tym występują tzw.okna stabilności, kiedy pojawiają się stabilne cykle. Ostatnieokno występuje dla wartości w przybliżeniu równej 3,828427.Na generowany ciąg liczb wpływ ma również dobór wartościpoczątkowej x 0. Zależność charakteru układu od parametru rprzedstawia diagram bifurkacji przedstawiony na rysunku 1.Rys. 1. Diagram bifurkacji odwzorowania logistycznegoFig. 1. Bifurcation diagram of the logistic mappingOdwzorowanie logistyczne ma dobre własności statystyczne,dzięki czemu może posłużyć do zastąpienia stosowanychrejestrów ze sprzężeniem zwrotnym (LFSR) do generowaniasekwencji pseudolosowych.Algorytm AESStandard AES jest szyfrem symetrycznym operującym nabloku danych o długości 128 bitów, z kluczem który możemieć długość: 128, 196 lub 256 bitów. Operacje wykonywanesą na macierzy o rozmiarze 4 × 4 bajtów zwanej state. Algorytmskłada się z kolejno wykonywanych kroków. W pierwszymkroku dane zapisane w tablicy state są sumowanemod 2 z kluczem głównym w operacji AddRoundKey. Kolejnekroki to powtórzenie Nr-1 razy rund złożonych z operacjipodstawiania bajtów SubBytes, przestawiania wierszy ShiftRows,mieszanie kolumn MixColumn oraz AddRoundKey.Elektronika 12/2010

Rys. 3. Schemat blokowy generatora chaosuFig. 3. Block diagram of the chaotic generatorRys. 2. Schemat blokowy algorytmu AESFig 2. AES block diagramLiczba rund Nr zależy od długości zastosowanego klucza;dla 128 bitów Nr = 10. Ostatni etap składa się z wykonaniakolejno operacji SubBytes, ShiftRows i AddRoundKey. Nakażdym etapie dodawany jest inny klucz powstały w wynikuoperacji rozszerzania klucza KeyExpansion. Uproszczonydiagram algorytmu przedstawiony został na rysunku 2.Implementacja w układzie FPGASystem kryptograficzny zbudowany został z podsta-wowychbloków, zapisanych z wykorzystaniem języka VHDL.Blok chaotycznego szyfru strumieniowegoModuł ten składa się z generatora chaotycznej sekwencji liczbowejna podstawie odwzorowania logistycznego, multiplekseragrupowego 8 z 64, licznika mod 8 oraz modułu ładowaniawartości startowej x 0generatora.Generator odwzorowania logistycznego zaprojektowanyzostał w środowisku MATLAB/Simulink z wykorzystaniem narzędziaSystem Generator, udostępniającego gotowe do wykorzystaniabiblioteki bloków stałoprzecinkowych, które mogąbyć bezpośrednio implementowane w układach FPGA. KodVHDL wygenerowany przez to narzędzie został wyeksportowanydo środowiska projektowego ISE.Wybrana została 64-bitowa precyzja, jako kompromismiędzy wymaganiami na liczbę zasobów układu FPGA(w szczególności na liczbę bloków DSP48E odpowiedzialnychza operację mnożenia), maksymalną częstotliwośćpracy oraz parametrami statystycznymi generowanychsekwencji.Ustalenie na stałe parametru r = 4 umożliwiłouproszczenie generatora przez zastąpieniejednego bloku mnożącego operacjąprzesunięcie o dwa bity. Generowany szeregzależy jedynie od wartości początkowej x 0,która jest wpisywana przed uruchomieniemgeneratora. Na rysunku 3 przedstawionoschemat blokowy generatora chaosu.Schemat blokowy bloku strumieniowegoprzedstawia rysunek 4.Zawartość licznika, który zlicza impulsyodczytu inRsXor, służy do generowaniaRys. 4. Schemat blokowy szyfrowania strumieniowegoFig. 4. Block diagram of the stream cipher moduleadresu dla multipleksera wskazując kolejny bajty z generatora.Przepełnienie licznika powoduje jego wyzerowanie i zliczanieod początku. W momencie przepełnienia generowany jestsygnał c_out powodujący obliczenie nowej wartości x n+1przezgeneratora. Moduł ładowania składa się z ośmiu 8-bitowychrejestrów przechowujących wartość początkową x 0wpisanąprzez jednostkę sterującą.Blok uniwersalny – CorePodstawowym elementem wykonawczym w zapropo-nowanymrozwiązaniu jest 8-bitowy procesor programowy PicoBlazetypu RISC, który domyślnie dysponuje 64 bajtamipamięci RAM i wykonuje instrukcje w dwóch cyklach zegarowych.W celu zwiększenia jego elastyczności dla różnychzastosowań, stworzony został blok z kilkoma parametrami generic.Parametry te umożliwiają: ustalenie wielkości pamięciwewnętrznej RAM (0, 64, 128, 256 bajtów) oraz zewnętrznej(0, 256, 512, 1024, 2048, 4096 bajtów), wyłączenie obsługiprzerwań, ustalenie liczby portów wejścia i wyjścia (od 1 do8), typu bufora wyjścia (bez bufora, rejestr lub FIFO) orazwłączenie mechanizmu aktualizacji pamięci programu z wykorzystanieminterfejsu JTAG. Program jest zapisany w językuasemblera z wykorzystaniem środowiska pBlazeIDE, którepoza kompilatorem zawiera symulator procesora. Schematblokowy mikroprocesora został przedstawiony na rysunku 5.Rys. 5. Uniwersalny blok mikroprocesora. Fig. 5. Universal control block – CoreElektronika 12/2010 23

Blok potokowej realizacji algorytmu AES – PipeSzyfrowanie i deszyfrowanie zgodnie ze standardem AESodbywa się w dwóch niezależnych potokach (Pipe). Każdarunda może być realizowana przez oddzielny procesor,w związku z tym opracowany został parametryzowanyblok Pipe składający się z 10 bloków Core połączonychszeregowo ze sobą za pomocą pamięci FIFO. Zaproponowanerozwiązanie porównano z wydajnością systemujednoprocesorowego [9]. Przetwarzanie w potoku zwiększaprzepustowość systemu, która ograniczona jest przeznajdłużej trwający etap w potoku. W tym przypadku jest topierwsza runda, która składa się z operacji: AddRoundKey,SubBytes, ShiftRows, MixColums oraz AddRoundKey. Wykorzystaniekolejki FIFO do połączeń pomiędzy procesoramiupraszcza synchronizację poprzez monitorowania poziomuzajętości kolejki.Po uruchomieniu potoku każdy procesor wczytuje unikalnyID umożliwiający rozróżnienie zdań, które ma do realizacji.W związku z tym nie ma konieczności tworzenia oddzielnegoprogramu dla każdej jednostki indywidualnie. Przed przystąpieniemdo realizacji procedury kryptograficznej procesoryrealizują procedurę rozszerzania klucza KeyExpansion domomentu uzyskania podklucza dla odpowiedniej rundy. Procedurata odbywa się każdorazowo po zresetowaniu potoku.W celu zmniejszenia liczby cykli zegarowych koniecznychdo wywoływania funkcji i przekazywania argumentów, poszczególneoperacje zdefiniowane zostały jako funkcje inline.Zastosowano również inne sprawdzone sposoby optymalizacjistruktury programu dla wybranych architektur [6, 7, 8].Bloki Core skonfigurowane zostały z następującymi parametrami:64 bajty pamięci wewnętrznej RAM, 256 bajtówpamięci zewnętrznej RAM do przechowywania tablicy podstawieńSBox/ISBox, jeden port wejścia, jeden port wyjściawyposażonym w kolejkę FIFO o pojemności 16 bajtów.Główna jednostka sterująca – DriveCoreModuł odpowiedzialny za sterowania został również zbudowanyw oparciu o blok Core. Posiada on: 64 bajty wewnętrznejpamięci RAM, cztery porty wejścia, osiem portów wyjścia(cztery z kolejkami FIFO, trzy z rejestrami). Procesor ten odpowiadaza: (1) zestawienie połączeń pomiędzy interfejsamiUART, a blokami szyfrującymi EncPipe, DecPipe i XorGen,(2) sterowanie sygnałem zegarowym oraz resetu, (3) ustawieniewartości początkowej x 0dla generatorów chaosu, (4) wysyłakomunikat z prośbą o zainicjowanie (konfiguracja, kluczoraz wartość początkowa x 0). W przypadku bezczynności blokwyłącza sygnał zegarowy dla bloków wykonawczych w celuograniczenia poboru energii. Pętla PLL umożliwia wytworzenieczterech sygnałów zegarowych o częstotliwości 200 MHz,z których trzy mogą być wyłączane. Rysunek 6 przedstawiastrukturę jednostki sterującej.Metoda projektowa i wykorzystane narzędziaW celu zaprojektowania systemu i jego weryfikacji wykorzystanoszereg narzędzi. Poza wspomnianymi wcześniej aplikacjamiMATLAB/Simulink z dodatkiem System Generator [13]oraz pBlazeIDE, użyto pakietu ISE w wersji 10.1.03. W celuweryfikacji poprawności działania projektów w rzeczywistymsystemie wykorzystane zostało narzędzie ChipScope Pro, któreumożliwiło rejestrowanie danych przetwarzanych w systemieza pośrednictwem interfejsu JTAG w czasie pracy układu.Wyniki badańWszystkie testy przeprowadzono z użyciem płytki uruchomieniowejAES-V5FXT-EVL30-G firmy Avnet, na której umieszczonoukład FPGA Virtex 5 FX 30T firmy Xilinx. Częstotliwośćzewnętrznego oscylatora 100 MHz została podwojona w układziePLL. Zużycie energii podczas pracy systemu nie przekraczałowartości 1,25 W. Liczbę zasobów wymaganych przezsystem oraz przez poszczególne bloki podano w tabeli 1.Tab. 1. Wykorzystane zasoby układu FPGATabl. 1. FPGA resources used by the functional blocksCore Pipe XorGen DriverCore SystemSlices 72 620 132 367 1871LUTs 197 1965 354 483 5121Registers 83 830 130 351 2271BlockRAM 1 5 0 1 11DSP48E 0 0 12 0 24PLL 0 0 0 1 1W trakcie badań okazało się, że system pracuje poprawniez zegarem 200 MHz pomimo faktu, że raport syntezyokreślił maksymalną częstotliwość na 171 MHz. Wynika toz faktu, że system wyznacza tę wartość dla najdłuższej możliwejdrogi, która w tym przypadku nie jest używana. Wykorzystanezostały domyślne parametry procedury implementacji(balanced).Rys. 6. Blok jednostki sterującej– DriveCoreFig. 6. Block diagram of the maincontrol unit – DriveCore24Elektronika 12/2010

Maksymalna szybkość szyfrowania/deszyfrowania zależyod czasu potrzebnego na wykonanie pierwszej rundy algorytmu.Jest to odpowiednio 7150 i 8130 ns, co przekłada sięna przepustowość 17 i 15 Mbps. Niesymetryczność ta wynikaz większego nakładu obliczeń potrzebnych do realizacji operacjiInvMixColumns w przeciwieństwie do MixColumns. Czasrealizacji zależy również od przetwarzanych danych. Symetrycznąi stałą szybkość pracy uzyskać można stosując do tejoperacji tablice podstawień. Wymaga to jednak rozszerzeniapamięci zewnętrznej RAM do 1024 bajtów dla każdego procesora,co w konsekwencji może prowadzić do ograniczeniamaksymalnej częstotliwości pracy, jeżeli zastosuje się pamięćrozproszoną. Alternatywnym rozwiązaniem jest wykorzystaniewolnego obszaru pamięci w bloku blockRAM przechowującejprogram dla procesora. Tabela 2 przedstawia porównanie wydajnościzaproponowanego bloku szyfrującego z innymi znanymiz literatury rozwiązaniami.Tab 2. Porównanie wydajności z wybranymi kryptosystemamiTabl. 2. Performance comparison of some selected cryptosystemsKonfiguracjaPrzepływność[Mb/s]LiczbablokówsliceEncPipe@200 MHz 17,07 620PicoBlaze@100 MHz [9] 1,12 149LEON@50 MHz [10] 9,1 2428ASIP@72,3 MHz [11] 2,18 122PicoBlaze@90 MHz [11] 0,71 119Zaproponowane rozwiązanie wyróżnia się na tle innychrozwiązań 8-bitowych, dzięki wykorzystaniu potokowej architektury.Jednakże należy podkreślić, że 10-stopniowy potok niezapewnia dziesięciokrotnego przyspieszenia w porównaniu dorozwiązania jednoprocesorowego, z powodu różnicy w czasiewykonania operacji przez poszczególne etapy (pierwszy z nichjest najwolniejszy) oraz opóźnień wywołanych zapisem/odczytemz kolejek łączących poszczególne procesory.Nie badano odporności opisywanego rozwiązania na potencjalneznane ataki. Bezpieczeństwo opisywanego rozwiązaniawynika z zastosowania dwóch rodzajów algorytmówkryptograficznych: strumieniowego On-Time-Pad oraz blokowegoAES, których bezpieczeństwo zostało wielokrotnie potwierdzonew licznych publikacjach.PodsumowanieZaprezentowano wyniki badań nad kryptosystemem zawierającymprocesory PicoBlaze i generatory cyfrowego chaosuzaimplementowane w układzie FPGA Virtex 5FXT. Zaproponowanazostała oryginalna, zintegrowana, ekonomiczna architektura.Wykorzystano potokową architekturę dla algorytmuAES w połączeniu ze strumieniowym szyfrem opartym nageneratorze cyfrowego chaosu.Ważną zaletą zaproponowanego rozwiązania jest jegoszybkość, która wynika z potokowej implementacji algorytmuAES. Uzyskana rzeczywista przepustowość 17,07 Mbps jesto wiele lepsza w porównaniu do innych znanych dotąd 8-bitowychrozwiązań w technologii FPGA. Dzięki temu opisanykryptosystem może być wykorzystany w tanich, mobilnychurządzeniach w celu zapewnienia bezpiecznej transmisji cyfrowychsygnałów, w tym transmisji multimedialnych w czasierzeczywistym.Przyszłe prace skupią się na następujących problemach:(1) implementacji innych funkcji generujących chaotycznesekwencje liczbowe, (2) poprawą statystycznych parametrówgeneratorów chaosu, (3) wykorzystaniem generatora chaosudo generowania klucza symetrycznego.Badania realizowano w Wojskowej Akademii Technicznej w Warszawie,jako część projektu PBS796.Literatura[1] May R.M.: Simple mathematical models with very complicateddynamics. Nature 261, pp. 459, 1976.[2] Hénon M.: A two-dimensional mapping with a strange attractor.Communications of Mathematical Physics 50, pp. 69–77, 1976.[3] Rössler O.E.: An Equation for Continuous Chaos. Physics Letters57A (5), 1976.[4] Pecora L.M., Carroll T.L.: Synchronization in chaotic systems.Phisical Review Letters, vol. 64, no. 8, pp. 821–824, 1990.[5] Liu S., Sun J., Xu Z. and Cai Z.: An Improved Chaos-basedStream Cipher Algorithm and Its VLSI Implementation. Proceedingsof the 2008 Fourth International Conference on NetworkedComputing and Advanced Information Management, 2008.[6] Daemen J. and Rijmen V.: AES proposal: Rijndael, proceedingsof the first advanced encryption standard. NIST, Ventura, California,August 1998.[7] Rijmen V.: Effcient Implementation of the Rijndael S-box. 2000,(http://www.comms.scitech.susx.ac.uk/fft/crypto/rijndael-sbox.pdf).[8] Gladman B.: A Specification for Rijndael, the AES Algorithm.September 2001, (http://www.comms. scitech.susx.ac.uk/fft/crypto/aesspec.pdf).[9] Dąbal P., Pełka R.: Implementacja algorytmu szyfrującego AES-128 w układzie FPGA Spartan 3E z procesorami PicoBlaze. Pomiary,Automatyka, Kontrola, vol. 54, nr 8, ss. 520–522, 2008.[10] Hodjat A., Verbauwhede I.: Interfacing a high speed crypto acceleratorto an embedded CPU; Signals, Systems and Computers,2004. Conference Record of the Thirty-Eighth AsilomarConference on Volume 1, 7-10 Nov. 2004, pp. 488–492 Vol.1.[11] Good T., Benaissa M.: Very Small FPGA Application-SpecificInstruction Processor for AES; Circuits and Systems I: RegularPapers, IEEE Transactions on vol. 53, Issue 7, July 2006Page(s): 1477–1486.Przypominamy o prenumeracie miesięcznika Elektronika na 2011 r.Elektronika 12/2010 25

Wizyjna synteza mowy dla języka polskiegoz wykorzystaniem klatek kluczowychdr inż. ARTUR JANICKI, inż. JAKUB BLOCH, inż. KAROL TAYLORPolitechnika Warszawska, Instytut TelekomunikacjiPrace nad syntezą wizyjną trwają od dekad i prowadzą docoraz lepszych wyników [1, 2, 3, 4]. Informacja wizyjna dodawanajest do sygnału audio w różnym celu, zwykle w celupoprawy komunikacji między maszyną a człowiekiem lub międzyludźmi za pośrednictwem maszyny. Takie systemy mogąbyć używane w animowanych awatarach w zaawansowanychinterfejsach użytkownika lub w grach komputerowych. Bardzoobiecujące są zastosowania pomocne dla ludzi niedosłyszących[2], którzy „usłyszeliby” więcej, gdyby równoleglez dźwiękiem mogli obserwować ruchy ust gadającej głowy. Tosamo dotyczy ludzi słuchających mowy w warunkach zaszumienia– wielomodowa informacja poprawia komunikację, cozostało potwierdzone w badaniach [5].Do syntezy wizyjnej zwykle używa się dwóch metod.Pierwsza z nich opiera się na fizjologii budowy ludzkiej twarzyi pracy budujących ją mięśni – to podejście spotyka się w „gadającychgłowach” opartych na modelu MPEG-4 ([6] dla językaszwedzkiego lub [7] dla mandaryńskiego). Druga metodawywodzi się z grafiki komputerowej i z filmów rysunkowych– opiera się ona na interpolacji klatek kluczowych, czyli natworzeniu filmu z sekwencji nieruchomych kluczowych klatekobrazówodpowiednio rozłożonych w czasie oraz z rozłożonychpomiędzy nimi obrazów, powstających przez interpolacjęklatek kluczowych. Podobna, ale odwrotna technika, stosowanajest w kompresji sygnału wideo. W syntezie wizyjnej takiepodejście zastosowano na przykład w amerykańskiej gadającejgłowie nazwanej „MikeTalk” [8], a także w wielojęzycznymprojekcie opisanym w [9]. Właśnie ta metoda została wybranadla niniejszego projektu, ponieważ wydaje się mniej złożona,a przy tym oferuje dobrą jakość animacji.Jak dotąd niewiele badań prowadzono w dziedzinie syntezywizyjnej dla języka polskiego, choć warto wspomniećo zaawansowanym projekcie dotyczącym optycznego rozpoznawaniawizemów [10].Celem opisanego w tym artykule projektu było opracowaniesystemu umożliwiającego syntezę wizyjna dobrej jakościdla języka polskiego. Koncentrowaliśmy się na wizyjnej częściprojektu, zakładając, że synteza będzie sterowana poprawnymiinformacjami o kolejnych fonemach wraz z informacjąo czasie ich trwania. Takie dane mogą być generowane przezsystem TTS (Text-To-Speech – system syntezy mowy z tekstu)lub zwracane przez algorytm rozpoznawania mowy, jak tosię dzieje w systemach typu STVS (Speech-To-Visual Speech– synteza wizyjna sterowana sygnałem mowy).Pakiet XfaceW naszym projekcie zdecydowaliśmy się wykorzystać pakietXface [11] – zbiór narzędzi open source do tworzenia realistyczniewyglądających trójwymiarowych „gadających głów”,opracowany przez instytut FBK-irst w Trento (Włochy). Xfacewspiera zarówno animację MPEG-4 (opartą na deformacjimięśni), jak i animację opartą na klatkach kluczowych. Kodpakietu Xface jest niezależny od platformy sprzętowej. Użyliśmyprogramu Xface-Player jako odtwarzacza animacji,ponieważ przyjmuje on jako wejście pliki PHO z lokalizacjąklatek kluczowych (a także pliki MPEG-4 FAP i skrypty SMIL-26Agent). Edytor XfaceEd posłużył do implementacji mięśniw statycznym trójwymiarowym modelu siatki mesh i do implementacjiklatek kluczowych. Pakiet Xface posiada wbudowanymodel głowy „Alice”, jednak w niniejszej pracy stworzonowłasny model.Układ artykułuKolejność rozdziałów w niniejszym artykule odpowiada kolejności,w jakiej prowadzono prace. Najpierw przedstawionoproces powstawania modelu głowy, następnie tworzenieklatek kluczowych (czyli w tym wypadku polskich wizemów– wizyjnych jednostek mowy). Następny rozdział prezentujeszczegóły procesu animacji, w tym zaproponowaną metodęanimacji mowy szybkiej. Dalej opisano testy i dyskusję ich wyników.Na zakończenie umieszczono wnioski.Tworzenie modelu twarzy „Karol”Jednym z celów projektu było stworzenie wysokiej jakościnaturalnie wyglądającego modelu twarzy, którym można bybyło w łatwy sposób sterować. Do stworzenia tego modelu,tj. jego kształtu oraz tekstury, wykorzystano fotografie twarzyjednego z autorów pracy. Aplikacja FaceGen [12] została wybranado zbudowania statycznej maski twarzy na podstawietrzech ortogonalnych zdjęć. Program ten jest odpowiednimnarzędziem do wykonania tego zadania, gdyż daje możliwośćłatwej kontroli nad siatką przy zachowaniu bardzo wysokiejjakości modelu.FaceGen posiada wbudowane siatki twarzy, które mogązostać przekształcone na nowy model na podstawie zdjęćtwarzy. Rysunek 1 przedstawia zdjęcia, na podstawie którychstworzono model „Karol” i odpowiadające im profile modelu.Rys. 1. Trzy zdjęcia twarzy i odpowiadające im profile modelu„Karol”Fig. 1. Three face photos and corresponding three face meshesof the “Karol” face modelElektronika 12/2010

Siatka twarzy nie daje żadnych możliwości ruchu, jest onastatycznym trójwymiarowym modelem składającym się z wielokątówpołączonych ze sobą. Jedną z możliwości animacjimodelu jest ruch punktów FAP (Face Animation Points, MPEG-4 standard) w zaimplementowanych pseudomięśniach. Siatkajest podzielona na obszary wokół punktów charakterystycznych,które odpowiadają obszarom wpływu poszczególnychmięśni [11]. Obszary wokół punktów charakterystycznychmogą na siebie nachodzić, a niektóre punkty na siatce mogąnie zostać przypisane do żadnego z obszarów.Przesunięcie każdego z punktów w danym mięśniu zależnejest od odległości punktu od punktu FAP oraz wybranejfunkcji deformacji. Przemieszczenie ΔP jpunktu P j, który znajdujesię w obszarze wpływy FAP ioraz obszaru r kdany jestfunkcją kosinusoidalną.Każdy mięsień definiowany jest poprzez jeden punkt charakterystyczny,któremu przypisana jest jedna współrzędnawektora FAP oraz punkty objęte jego wpływem.. Punkty pozaobszarem wpływu FAP nie wykazują żadnych ruchów. Poniższerównanie przedstawia funkcję przemieszczenia poszczególnychpunktów w danym mięśniu: ∆P =F*W*W(1)jigdzie F ijest intensywnością FAP i,W jjest wartością funkcji deformacjiw punkcie P ji W kiprzedstawia wagę deformacji FAP iw danym obszarze.Wartość Wj jest odwrotnie proporcjonalna do odległościpomiędzy przemieszczającym się punktem i punktemFAP. Autorzy dodali do modelu wszystkie mięśnie standarduMPEG-4 w edytorze XfaceEd, który umożliwia opisanie poszczególnychmięśni przez zaznaczenie punktów na siatcei przypisanie ich do obszaru wpływu FAP.Po wstępnej ocenie modelu oraz polepszeniu jakości statycznejsiatki modelu zaimplementowano siatki niestatyczne.Dodano do modelu pliki WRL (Virtual Reality ModelingLanguage) przedstawiające wizemy języka polskiego orazpodstawowe emocje. Takie podejście umożliwia animacjęmodelu twarzy z wykorzystaniem wszystkich punktów znajdującychsie na siatce, w odróżnieniu od animacji poszczególnychmięśni. Statyczne wizemy mogą zostać połączonez emocjami w celu otrzymania realistycznej animacji twarzy.Założeniem tego projektu było stworzenie animacji twarzy bezuwzględnienia jej mimiki, stąd charakteryzują się one neutralnymstanem emocji.jkiinny dla języka polskiego i dla języka angielskiego. Oczywiściedla wizemów nieistniejących w języku angielskim stworzononowe kształty ust. Posiłkowano się w tym celu informacjamipochodzącymi z poradników logopedycznych [15].Proces animacjiSystem syntezy wizyjnej na wejściu otrzymuje strumień audioanotowany fonetycznie. Nazwy fonemów zostają zamienionena odpowiednie wizemy. W celu stworzenia żądanej animacjiodpowiednie klatki kluczowe zostają umieszczone w połowieczasu trwania każdego z fonemów. Wizemy dłuższe niż 300 ms(w tym wizem ciszy) były traktowane inaczej – używano do nichwięcej niż jedną klatkę kluczową. Wprowadzono niewielkieopóźnienie sygnału audio względem animacji, bazując na wynikachinnych badań. Dokładną wartość tego opóźnienia dobranow czasie testów, co opisano w następnym rozdziale. Sekwencjętworzącą animację uzupełniono, wykorzystując działanieprogramu Xface, realizującego morfing klatek kluczowych.Nieformalne testy pokazały, że jakość animacji jest dośćzadawalająca dla wolnych animacji, jednak zgodnie z przypuszczeniamidla mowy szybkiej okazała się niewystarczająca(brak płynności animacji). Aby temu zaradzić, potrzebnaokazała się implementacja mechanizmu, który brałby poduwagę zjawisko koartykulacji, w podobny sposób do tego, jakto się dzieje przy animacji opartej na deformacji mięśni [16].Właśnie z tego powodu zdecydowano się zastosować takzwane wizemy połówkowe – dodatkowe klatki kluczowe, któresą mniej ekspresywne niż wizemy o pełnej intensywności(rys. 2). Inspiracja do tego pomysłu została zaczerpnięta z badańprowadzonych nad klasyfikacją polskich wizemów [10],gdzie zidentyfikowano 16 tzw. mniejszych wizemów.W celu zapewnienia dobrej jakości animacji dla szybkiejmowy zaproponowano również metodę polegającą na umiejętnympomijaniu niektórych wizemów. Zaimplementowanoją w ten sposób, że w sygnale mowy wyszukiwano obszary,gdzie szybkość mowy przekracza ustalony próg, a następnieiteracyjnie usuwano najkrótsze wizemy, w ten sposób obniżając„gęstość” wizemów aż do osiągnięcia akceptowalnegopoziomu. Pod uwagę brano fakt, że niektóre fonemy (np. ‘m’)powinny być chronione, to znaczy, że odpowiadających im wizemównie powinno się usuwać [17].Projektowanie polskich wizemówInwentarz wizemów, podobnie jak fonemów, jest specyficznydla danego języka. W syntezie wizyjnej dla języka angielskiegoniektórzy używają 16 wizemów [8], dla języka polskiegozaproponowano 11 wizemów w [14], a także 6 głównychi 16 mniejszych w [10].Opisane dalej podejście opiera się na klasyfikacji angielskiej,ale uzupełnionej o wnioski z innych badań. Fonemy nieistniejącew języku angielskim traktowano następująco:– niektóre zostały przypisane do istniejących klas – na przykładpolskie fonemy zwarto-trące [ts’, dz’] zostały sklasyfikowanełącznie (wizem „S”), ponieważ ich część „trąca”wydaje się mieć wizualną przewagę;– dla części fonemów stworzono nowe wizemy – na przykład[k’, g’] przypisano nowemu wizemowi „G”.Kształt poszczególnych wizemów również oparto na wyglądziewizemów dla języka angielskiego, ale wprowadzonodo nich pewne zmiany, gdyż nawet kształt ust dla fonemówzbliżonych brzmieniowo w obu językach (np. [a]) jest trochęRys. 2. (A) Wizem „Z” i (B) odpowiadający mu wizem połówkowyFig. 2. (A) Viseme “Z” and (B) corresponding half-viseme “Z”Testy i ich wynikiPrzeprowadzono szereg testów w celu dobrania parametrówanimacji, a także w celu ogólnej oceny animacji generowanychprzez system. Zaproponowany system przetestowano,używając zdań bogatych fonetycznie o zróżnicowanym tempiewypowiedzi, pochodzących od 8 męskich mówców.Elektronika 12/2010 27

preferencja80%70%60%50%40%30%20%10%Wartośćprogu:0 ms100 ms150 msMOS54,84,64,44,243,83,63,43,23synchronizacjanaturalność0%A B C D E F G H I JA (7,1) B (9,9) C (11,3) D (13,9)zestaw / szybkość mowy (fonemy/sek.)4,1 4,8 6,1 12,2 12,4 12,7 13,3 13,4 13,8 14,6animacja / szybkość mowy (fonemy/sek.)Rys. 3. Wyniki testów użycia wizemów połówkowych (po lewej) oraz oceny naturalności i synchronizacji animacji (po prawej)Fig. 3. Results of subjective testing: the usage of half-visemes (left) and synchronization and naturalness assessment (right)Pierwszy test miał na celu dobranie wartości opóźnieniamiędzy sygnałem audio a animacją, czyli dobranie wartościprzesunięcia położenia klatek kluczowych. Opóźnienie sygnałuaudio jest uzasadnione fizjologią powstawania mowy– często usta przybierają odpowiedni kształt zanim rozpoczniesię właściwa fonacja. W czasie testu 14 uczestnikomzaprezentowano 15 animacji dla nagrań o różnym tempiemowy i różnych wartościach opóźnienia (0…200 ms).Uczestnicy mieli za zadanie wskazać nagrania o najlepszejsynchronizacji.Okazało się, że widzowie preferowali niewielkie wartościopóźnienia, zwykle mniejsze niż 100 ms czy nawet 0 ms,zwłaszcza dla szybszych wypowiedzi. Tylko dla wolnej, wyraźnejmowy (ok. 5 fonemów/sek.) znacząca grupa widzów(43%) zezwalała na opóźnienia wyższe niż 100 ms, przypuszczalniedlatego, że spadek synchronizacji w tym wypadku niebył odczuwalny. Wyciągnąwszy wnioski z tego testu, autorzyzdecydowali się na użycie niewielkiego opóźnienia (50 ms)sygnału audio względem animacji, niezależnie od tempa wypowiedzi.Drugi test dotyczył używania wizemów połówkowychw celu niwelowania efektu nienaturalnie szybkich ruchów ustprzy szybkich wypowiedziach. Ci sami uczestnicy oceniali 12animacji, w których wizemy krótsze od ustalanego progu (0-150 ms) zamieniano na ich połówkowe odpowiedniki. Zadaniemwidzów było wskazanie najbardziej naturalnej animacji.Wyniki przedstawia rys. 3.Zaskakujący okazał się fakt, że tylko część widzów akceptowałaużycie wizemów połówkowych i to tylko dla wolniejszejmowy (50% uczestników testów, przy tempie wypowiedzi7,1 fonemów/sek.). Im szybsza mowa, tym bardziej widzowiepreferowali próg 0 ms, co oznaczało brak wizemów połówkowych.Zdaniem autorów oznacza to, że mimo wykazanejpodczas analizy ruchów ust obecności wizemów o zmniejszonejintensywności [10], podczas syntezy wizyjnej użytkownicypreferowali wizemy wyraziste, nawet za cenę zmniejszonejpłynności animacji.Testom poddano również drugą zaproponowaną metodęanimacji szybkich wypowiedzi – pomijanie niektórych wizemów.Pomysłu używania wizemów połówkowych nie zarzuconocałkowicie, ale połączono go z algorytmem pomijaniawizemów, stosując jednak niski próg – 75 ms. 10 wygenerowanychw ten sposób animacji poddano ocenie subiektywnej,prezentując je 23 widzom. Uczestnicy testu byli proszenio ocenę naturalności animacji oraz ocenę synchronizacji animacjii sygnału audio, stosując 5-stopniową skalę (1 – bardzoźle, 5 – bardzo dobrze). W ten sposób obliczono wyniki MOS(Mean Opinion Score).Respondenci ocenili naturalność animacji na poziomie3,9 w skali MOS, co przez autorów zostało uznane za dobrywynik. Synchronizacja została oceniona jeszcze wyżej – 4,2w skali MOS. Rys. 3 po prawej przedstawia oceny poszczególnychanimacji. Widać na nim, że zwykle oceny są lepszedla wolniejszej mowy, ale nawet dla szybszych wypowiedzi(ok. 14 fonemów/sek.) naturalność jest lepsza od 3,5 w skaliMOS, co uznano za wynik zadowalający.Przykładowe animacje, wygenerowane przez zaprezentowanyw niniejszym artykule system, są dostępne pod adresemhttp://www.tele.pw.edu.pl/ajanicki/vss.Wnioski i przyszłe pracePrzeprowadzone testy subiektywne pokazały dobrą jakośćanimacji oferowanych przez zaproponowany system syntezywizyjnej z wykorzystaniem klatek kluczowych. Dodatkowoz przeprowadzonych testów można wyciągnąć wniosek, żewizemy połówkowe mogą być używane jedynie umiarkowanie,ponieważ widzowie oczekują jednak wyrazistych ruchówust podczas syntezy, a nie ust „mamroczących”.Oglądający animacje wskazywali również na brak emocjiw zaproponowanej „gadającej głowie”. Planowane jestuwzględnienie tego aspektu w przyszłości. Implementacjapodstawowych stanów emocjonalnych, a także innych elementówanimacji, takich jak mruganie powiekami, ruchyoczami, ruchy głową, z pewnością wpłynęłoby na pozytywnyodbiór animacji i dodałoby „gadającej głowie” bardziej „ludzkiego”wymiaru.Literatura[1] Theobald B.-J., Fagel S., Bailly G., Elisei F.: LIPS2008: VisualSpeech Synthesis Challenge. Proc. Interspeech 2008, Brisbane,Australia, ss. 2310–2313, wrzesień 2008.[2] Beskow J., Karlsson I., Kewley J., Salvi G.: SYNFACE – A TalkingHead Telephone for the Hearing-Impaired. in: K. Miesenberger(Eds.): “Computers Helping People with Special Needs”, LNCS Vol.3118, ss. 1178–1185, Springer-Verlag Berlin Heidelberg, 2004.[3] Takács G., Tihanyi A., Bárdi T., Feldhoffer G., Srancsik B.: SignalConversion from Natural Audio Speech to Synthetic VisibleSpeech. Proc. ICSES 2006, Łódź, pp. 261–264, wrzesień 2006.[4] Edge J. D., Hilton A., Jackson P.: Model-Based Synthesis ofVisual Speech Movements from 3D Video. EURASIP Journalon Audio, Speech, and Music Processing, vol. 2009, article ID597267, 12 p., 2009. doi:10.1155/2009/597267.[5] McGurk H., MacDonald J.: Hearing lips and seeing voices. Nature,Vol. 264 (5588), pp. 746–748, 1976.[6] Beskow J., Nordenberg M.: Data-driven synthesis of expressivevisual speech using an MPEG-4 talking head. Proc. Interspeech2005, Lizbona, Portugalia, ss. 793–796, wrzesień 2005.28Elektronika 12/2010

[7] Tao J.: Realistic Visual Speech Synthesis Based on Hybrid ConcatenationMethod. IEEE Transactions on Audio, Speech, andLanguage Processing, Vol. 17, No. 3, marzec 2009.[8] Ezzat T., Poggio T.: Visual Speech Synthesis by MorphingVisemes. International Journal of Computer Vision, Volume 38,Number 1, czerwiec 2000.[9] Wang L., X. Qian, L. Ma, Y. Qian, Y. Chen, F. Soong: A Real-TimeText to Audio-Visual Speech Synthesis System. Proc. Interspeech2008, Brisbane, Australia, ss. 2338–2341, wrzesień 2008.[10] Leszczyński M., Skarbek W.: Viseme Classification for TalkingHead Application. in: A. Gagalowicz and W. Philips (Eds.): CAIP2005, LNCS Vol. 3691, ss. 773–780, Springer-Verlag Berlin Heidelberg,2005.[11] Balci K.: Xface: MPEG-4 based open source toolkit for 3D facialanimation. Proc. Advance Visual Interface 2004, Gallipoli,Włochy, 2004.[12] Singular Inversions Inc., “FaceGen – 3D Human Faces”, http://www.facegen.com[13] Pelachaud C. et. al.: Modelling an Italian Talking Head. Audio-VisualSpeech Processing, Scheelsminde, Dania, wrzesień 2001.[14] Wójcik A.: Wizyjna synteza mowy. Praca inżynierska (niepublikowana),Warszawa, 2007.[15] Styczek I.: Logopedia (in Polish), Warszawa, PWN, 1981.[16] Cohen M.M., Massaro D.W.: Modeling coarticulation in syntheticvisual speech. in: N. M. Thalmann & D. Thalmann (Eds.) “Modelsand Techniques in Computer Animation”, Tokio, Springer-Verlag,1993.[17] Minnis S., Breen A.: Modeling visual coarticulation in synthetictalking heads using a lip motion unit inventory with concatenativesynthesis. Proc. of the 6th International Conference on SpokenLanguage Processing. Pekin, Chiny, vol. II, pp. 759–762, 2000.Eliminacja zakłóceń harmonicznychw inteligentnych cyklicznych przetwornikach A/Cdr inż. KONRAD JĘDRZEJEWSKI, prof. dr. hab. inż. ANATOLIJ PŁATONOWPolitechnika Warszawska, Wydział Elektroniki i Technik Informacyjnych, Instytut Systemów ElektronicznychJednym z typowych wymagań stawianych przed współczesnymiurządzeniami elektronicznymi jest możliwość ich prawidłowegofunkcjonowania w przypadku występowania zakłóceńpochodzących od innych urządzeń elektrycznych i elektronicznychpracujących w ich otoczeniu, jak również od układów zasilających,czy zewnętrznych pół elektromagnetycznych. W wieluprzypadkach zakłócenia te lub ich dominujące składowe mogąbyć modelowane jako sygnały harmoniczne. Wymagania dotycząceodporności na zakłócenia przenoszą się również nawspółczesne przetworniki analogowo-cyfrowe będące elementamiszerokiej gamy urządzeń elektronicznych. Dlatego też,aby zredukować wpływ możliwych zakłóceń i zapewnić wysokierozdzielczości przetworników, konstruktorzy wykorzystują wieleskomplikowanych układów analogowych i cyfrowych, które jednocześniezwiększają koszty produkcji przetworników.W artykule zaproponowano nową koncepcję eliminacji zakłóceńharmonicznych opartą na zastosowaniu wielowymiarowychalgorytmów jednoczesnej estymacji wartości próbkiwejściowej i amplitud składowych kwadraturowych zakłóceniasinusoidalnego. Algorytmy te mogą być zastosowane w tzw.inteligentnych przetwornikach analogowo-cyfrowych, którychpodstawowe własności przedstawiono m.in. w pracach [1, 2].Koncepcja inteligentnego cyklicznego przetwornika analogowo-cyfrowegoIC ADC (ang. Intelligent Cyclic Analog-to-DigitalConverter) oraz pierwszy prototyp [3] w technologii CMOSzostały opracowane w Instytucie Systemów ElektronicznychPolitechniki Warszawskiej. Doświadczenia zdobyte w trakcjeprojektowania i eksperymentów z prototypem IC ADC spowodowałyrozpoczęcie badań nad uodpornieniem przetwornikana różnorodne zakłócenia, m.in. z wykorzystaniem wielowymiarowychalgorytmów estymacji. Przetworniki IC ADC wykorzystująnową metodę konwersji opartą na zastosowaniuanalitycznego podejścia do optymalizacji adaptacyjnych algorytmówestymacji [4]. W zrealizowanym pierwszym prototypieIC ADC zastosowano najprostszą jednowymiarową wersję adaptacyjnegoalgorytmu estymacji, natomiast zaproponowanaw tym artykule bardziej zaawansowana wersja przetwornikaIC ADC opiera się na zastosowaniu wielowymiarowej wersjialgorytmu estymacji, która pozwala na estymację parametrówzakłóceń i usunięcie ich wpływu na jakość konwersji.Podstawy funkcjonowania inteligentnychcyklicznych przetworników A/CCechą wyróżniającą przetworniki IC ADC wśród znanych cyklicznychprzetworników A/C jest obliczanie cyfrowych kodówpróbki wejściowej w formie binarnych słów o ustalonej długościN comp(np. N comp= 16, 24 lub 32 bity) przy użyciu adaptacyjnychalgorytmów estymacji [4]. Ogólny schemat blokowyprzetwornika IC ADC przedstawiono na rys. 1.VV kekCkekS/H Σ A ADCInVˆ DACk , k 1DACInVˆk , k 1Rys. 1. Schemat blokowy przetwornika IC ADCFig. 1. General block diagram of IC ADCykC kFormowaniekodów isterowanieCzęść cyfrowaSygnał wejściowy V(t ) jest próbkowany w układzie próbkująco-pamiętającymS/H (ang. Sample-and-Hold block) i napięcieV (mT) = V (w celu uproszczenia notacji numer próbki mjest dalej pomijany) jest utrzymywane na pierwszym wejściuanalogowego układu odejmującego Σ przez okres próbkowaniaT potrzebny do przeprowadzenia K cykli konwersji. Drugie(ujemne) wejście układu odejmującego Σ jest połączonez wyjściem wewnętrznego przetwornika cyfrowo-analogowego(DAC In). W każdym k-tym cyklu (k = 1,..., K ) konwersjiprzetwornik DAC Informuje napięcie V ˆ DACk, k − 1odpowiadająceN DAC-bitowemu słowu binarnemu (N DAC< N comp) estymaty (prognozy)Vˆk , k−1obliczonej w części cyfrowej przetwornika ICADC w poprzednim cyklu. Na wyjściu układu odejmującego Σpowstaje wówczas sygnał błędu (rezydualny) e k= V – Vˆ DACk, k − 1,który jest podawany na wejście wzmacniacza A o sterowanymwzmocnieniu C k. Wzmocniony sygnał C ke kjest podawany nawejście wewnętrznego przetwornika analogowo-cyfrowego(ADC In), o małej rozdzielczości N ADC= 1÷6 bitów. Cechą szcze-VˆkElektronika 12/2010 29

gólną naszego podejścia do analizy i optymalizacji pracy przetwornikówjest uwzględnienie explicite możliwych nasyceńzwiązanych z ograniczonym zakresem [–D, D] przetwornikaADC In. Adekwatny model N ADC-bitowego kodu wyjściowego ỹ kprzetwornika ADC Inmożna zapisać za pomocą wzoru:przy prawdopodobieństwie nasycenia nie większym niż danaakceptowalna wartość µ, która określa współczynnik nasyceniaα we wzorze (3). W przypadku gaussowskim współczynnikα jest związany z prawdopodobieństwem µ równościąΦ(α) = (1 – µ)/2, gdzie Φ(α) jest gaussowską funkcją błędu.Wariancja σ 2 we wzorach (3–4) odnosi się do mocy szumu ν ν kzwiązanego przede wszystkim ze skończoną rozdzielczościąprzetwornika DAC Ini szumami analogowymi przed wejściemwzmacniacza A. Z kolei wariancja σ 2 odnosi się do mocy szumuξkwantowania ξ kna wyjściu wewnętrznego przetwornika ADC In.Zastosowanie algorytmu (1–4) i jego dalszych modyfikacji[5, 6] w przetwornikach IC ADC umożliwia osiągnięcierozdzielczości przewyższającej rozdzielczości uzyskiwanew znanych przetwornikach cyklicznych wykorzystujących analogowekomponenty o podobnych parametrach przy porównywalnymprawdopodobieństwie nasycenia [1, 2]. Zastosowaniebinarnych słów o ustalonej długości w przetwornikach IC ADCumożliwia usunięcie nieuniknionych w konwencjonalnych przetwornikachcyklicznych ograniczeń na wartość współczynnikówwzmocnienia, które są potęgami dwójki. Brak możliwościustawienia innych wartości wzmocnienia ogranicza możliwościcałkowitego wykorzystania analogowych komponentów w konwencjonalnychprzetwornikach cyklicznych. Usunięcie tegoograniczenia, możliwe w przetwornikach IC ADC, pozwala naredukcję wpływu szumów i błędów technologicznych. W znanychcyklicznych przetwornikach A/C problem nasyceń jestrozwiązywany przez sztuczne obniżanie wzmocnienia i nie-⎧⎪C k e k dlaC k e k≤ D⎫⎪ y%(1)k= ⎨⎬+ξk,⎪⎩D ⋅ sign( e k ) dlaC k e k>D⎪⎭gdzie ξ koznacza szum kwantowania. Kod ỹ kjest przekazywanydo części cyfrowej, w której są obliczane N comp-bitowe kodyV kpróbki wejściowej zgodnie ze wzorem: V ˆ = V ˆ + L y%,(2)gdzie Vˆk−jest kodem próbki obliczonym w poprzednim cyklu(w przypadku jednowymiarowym prognoza Vˆk , k−11= Vˆk−),1a jest współczynnikiem. Sub-optymalne wartości analogowychwzmocnień w poszczególnych cyklach C k(maksymalnedla danego akceptowanego prawdopodobieństwa µ wystąpienianasycenia przetwornika IC ADC) i odpowiadające imwartości współczynników L kw przypadku jednowymiarowegoalgorytmu wyznaczane zgodnie z podejściem zaproponowanymw pracy [4] są określone następującymi zależnościami:DC kPk Ck= , Lk=.(3)22 2 2α σ Cν+ P σk1ξ+kσ−νW przypadku gaussowskim (przy założeniu gaussowskichrozkładów sygnałów i szumów [4]) wartości (3) minimalizująw każdym cyklu k błąd średniokwadratowy MSE (ang. MeanSquare Error) estymat Vˆk (błąd konwersji):2 2 2( σ )(4)ˆ 2ξ+ CkσνPk−1Pk= E[( V k− V ) ]=2 2 2σ+ C( σ+P)30k k −1k kξkνk−1uwzględnianie najmłodszych bitów, w których mogą pojawićsię błędy, na wyjściu wewnętrznego przetwornika w kodzie ỹ k.Skutkuje to niepełnym wykorzystaniem zasobów przetwornikai obniżeniem uzyskiwanej rozdzielczości całego przetwornika.W przetworniku IC ADC nasycenie jest wykluczane przez ustawianiew każdym cyklu wyznaczonych analitycznie optymalnychwartości wzmocnienia C ki współczynnika L kgwarantującychdane prawdopodobieństwo nasycenia. W przetwornikuIC ADC stosuje się korektę związaną ze skończoną rozdzielczościąwewnętrznego przetwornika DAC In, tzn. w części cyfrowejzamiast ỹ kwe wzorze (2), jest używana jej skorygowanacorrwartość ˆ DACy% k= y% k− Ck∆Vk , k − 1, gdzie ˆ DAC ˆ ˆ DAC∆ Vk , k −1 = Vk , k −1 − Vk , k −1jestróżnicą między obliczoną N comp-bitową estymatą Ṽ ka jej N DAC-bitową obciętą wersją na wejściu przetwornika DAC In[6].Rozszerzony algorytm konwersjiz eliminacją zakłóceń harmonicznychW dalszych rozważaniach przyjęto następujący model sygnałuw przypadku występowania zakłócenia harmonicznego:(1) (2)V = V + A sin(2 π f k + ϕ ) = V + A sin(2 π f k ) +A cos(2 πf k), (5)k0 0 0gdzie V oznacza wartość konwertowanej próbki, o której rozkładziezakładamy, że jest gaussowki z zerową średnią i wariancjąσ 2, f jest znaną częstotliwością unormowaną zakłóceniasinusoidalnego, parametry A (1) = Acosφ, A (2) = sinφ sąV 0składowymi kwadraturowymi, o których zakładamy, że mająrozkłady gaussowskie o zerowych średnich i tych samych wariancjachσ 2 . Wówczas amplituda A ma rozkład Rayleigha,Aa faza φ rozkład jednostajny w przedziale [–, ]. Model (5)może być zapisany w bardziej wygodnej do analizy formie:T V = θ X,(6)k(1) (2)gdzie θ = [ V , A , A ] T i X [1,sin(20),cos(20)] Tk= π f k π f k sąwektorami odpowiednio nieznanych estymowanych parametrówi znanych deterministycznych składowych. Wówczas sygnałbłędu przyjmuje postać:ˆ DAC ˆ Tek = Vk − Vk , k − 1= ( θ −θ k − 1)Xk,gdzieˆ DAC ˆTVk , k −1 = θk −1X jest prognozowaną wartością sygnałukanalogowego (6) na wyjściu przetwornika DAC Inuzyskaną(1) (2)z wykorzystaniem estymat θ ˆ1[ ˆ ˆ ˆ1, 1, 1] Tk −= Vk −Ak −A obliczonychk −w poprzednim cyklu: ˆ ˆT(1) (2)V = θX= Vˆ + Aˆ sin(2 πf k ) +Aˆcos(2 πf k). (7)k , k − 1 k − 1 k k − 1 k − 1 0 k−1 0Zależność (1) pozostaje niezmieniona, lecz równanie (2),w tym przypadku na wektor θˆk estymat, przybiera postać: θ ˆ = θ ˆ +L y%.(8)Dla każdego k = 1,...,K optymalne wartości wzmocnień C k(0) (1) (2)i współczynników L [ , , ] Tk= Lk Lk Lksą obliczane jako wartościminimalizujące błąd średniokwadratowy S [( ) ]ˆ 2k= E Vk − Vk=T= XkPk Xkprzy danym prawdopodobieństwie µ nasycenia ICADC [4], gdzie [( ˆ )( ˆ TPk = E θk − θ θk− θ ) ] jest macierzą korelacjiwektora . Rozwiązaniem odpowiedniego zadania optymalizacyjnegojest następujący zestawθˆkzależności:DCk Pk −1XkC k=, L(9)2Tα σ ν+ X k P k −1Xk1X k=2 2 2 Tσξ+ Ck ( σν+ XkPk −1X k),2TCk Pk −1 X k X k Pk−1 Pk = Pk −1 −. (10)2 2 2Tσ+ C( σ+X PX)kk k −1k kξk νk k −1kElektronika 12/2010

Warunki początkowe algorytmu (1,7–10): θ0= [0,0,0] T ,2 2 2P0= diag( σ0, σA, σA). Z punktu widzenia praktycznej implementacjibardzo ważne jest, że optymalne wartości wzmocnieńi współczynników (9) mogą być obliczone off-line przedich implementacją w przetworniku. Trzeba również zwrócićuwagę, że wartości opisane zależnościami (9) minimalizująbłąd średniokwadratowy S kw przypadku gaussowskim, podczasgdy szum kwantyzacji ξ knie jest gaussowski. Dlategozastosowanie algorytmu (1,7–10) w IC ADC powoduje, żealgorytm jest sub-optymalny i istnieje możliwość dalszegozwiększania rozdzielczości IC ADC przy użyciu odpowiednichkorekt podobnych do opisanych w pracach [2, 5, 6].Wyniki eksperymentów symulacyjnychBadania symulacyjne pracy przetworników IC ADC z zaproponowanymrozszerzonym algorytmem estymacji (1,7–10) orazze standardowym algorytmem przeprowadzono wykorzystującte same modele części analogowej IC ADC, a także tesame parametry komponentów przetwornika i sygnałów testowych.Przyjęto następujące wartości parametrów: D = 1{V},−3NADC= 4, NDAC= 12, α = 3,σ0= D / 3,σ A= 10 [V],(1) (2)f0= 0.1, V0= 0,A0 = A0 = 0, − Nσ D 2 ADCξ= ⋅ / 3.W pierwszej grupie eksperymentów analizowano przebiegiestymat poszczególnych parametrów. Na rys. 2 przedstawionowyniki otrzymane dla wartości próbki V = 0.15[V] zakłóconej w trakcie konwersji sinusoidą o amplitudzie(1) 2 (2) 2 −3A = [ A ] + [ A ] = 10 [ V ] i fazie ϕ = π/ 3. Rysnek 2aprzedstawia przebiegi estymat (kodów wyjściowych) wartościpróbki wejściowej w funkcji liczby cykli otrzymane dlaVˆkprzetworników IC ADC wykorzystujących standardowy (1–4)i rozszerzony (1,7–10) algorytm estymacji. Na rys. 2b przedstawionoprzebiegi estymat  kamplitudy zakłócenia obliczoneprzez rozszerzoną wersję algorytmu, natomiast na rys. 2cprzedstawiono estymaty sumarycznego napięcia wejściowego.Otrzymane rezultaty pokazują jednoznacznie przewagęrozszerzonego algorytmu nad standardowym algorytmem jednowymiarowym,który nie radzi sobie z zakłóceniem w trakciekonwersji.W drugiej grupie eksperymentów badano zmiany efektywnejliczby bitów przetwornika ENOB (ang. Effective NumberOf Bits) w poszczególnych cyklach dla obu wersji algorytmów.Eksperymenty przeprowadzono z wykorzystaniem M = 10000( m)losowych próbek wejściowych V ( m = 1,..., M ) przetwarzanychw obecności zakłócenia harmonicznego z niezależniegenerowanymi dla każdej próbki losowymi amplitudami(1, m) (2, m)A , A z rozkładem gaussowskim o zerowej średniej i odchyleniustandardowym σ A−3= 10 . Wartości ENOB obliczanozgodnie z definicją podaną w standardzie [7]:⎛MFSR ⎞2 (11)ˆ 1 ( m) ˆ ( m)ENOBk = log2, S ⎡k V V ⎤⎜k12 ˆS ⎟= ∑ kM ⎣−⎦,⎝ ⎠m=1gdzie FSR = 2D jest zakresem wejściowym przetwornika. Narys. 3 przedstawiono wyniki otrzymane dla obu algorytmów.Z rys. 3 wynika, że ENOB przetwornika IC ADC z rozszerzonymi standardowym algorytmem wzrasta podobnie w pierwszychcyklach konwersji. Począwszy od 4 cyklu ENOB przetwornikaze standardowym algorytmem rośnie bardzo powoli,podczas gdy ENOB przetwornika z rozszerzonym algorytmempo krótkim przestoju w 5 i 6 cyklu kontynuuje dalszy wzrost.Rys. 3. ENOB w funkcji liczby cykli dla IC ADC ze standardowym(linia niebieska) i rozszerzonym (linia czerwona) algorytmemFig. 3. ENOB versus number of cycle for IC ADC with standard(blue line) and extended (red line) algorithmsW ostatniej grupie eksperymentów badano zachowanieENOB dla różnych wartości odchylenia standardowego amplitudkwadraturowych zakłócenia. Rys. 4a przedstawia wynikiuzyskane dla IC ADC ze standardowym algorytmem, natomiastrys. 4b z rozszerzonym. Wyniki z rys. 4a pokazują,że od poziomu zakłóceń rzędu σ A= 10 - 4 . ENOB przetwornikaze standardowym algorytmem spada proporcjonalnie do poziomuzakłócenia. Z kolei przetwornik IC ADC z rozszerzonąwersją algorytmu zachowuje możliwość prawidłowej konwersjidla stosunkowo silnych zakłóceń.a) b) c)Rys. 2. Przebiegi estymat dla IC ADC ze standardowym (linie niebieskie) i rozszerzonym (linie czerwone) algorytmem: (a) – estymatypróbki wejściowej, (b) estymaty amplitudy zakłócenia harmonicznego, (c) – estymaty sumarycznego napięcia wejściowegoFig. 2. Estimates versus number of cycle for IC ADC with standard (blue lines) and extended (red lines) algorithm: (a) – estimatesof input sample value, (b) – estimates of amplitude of sinusoidal interference, (c) – estimates of summary input voltageElektronika 12/2010 31

Rys. 4. ENOB dla różnych wartości odchylenia amplitudy zakłóceń dla IC ADC ze standardowym (a) i rozszerzonym (b)algorytmemFig. 4. ENOB for different standard deviation of interference amplitudes for IC ADC with standard (a) and extended (b)algorithmsPodsumowaniePrzedstawione w artykule nowe podejście do eliminacji zakłóceńharmonicznych w inteligentnych cyklicznych przetwornikachA/C oparte na wykorzystaniu wielowymiarowychalgorytmów estymacji umożliwia prawidłową estymacjęwartości próbki wejściowej z jednoczesną estymacją parametrówzakłócenia. Wyniki eksperymentów symulacyjnychpotwierdzają możliwość zachowania wysokiej jakości konwersjiprzetworników IC ADC z rozszerzonym algorytmemestymacji w warunkach stosunkowo silnych zakłóceń harmonicznych,co jest nieosiągalne w przetwornikach wykorzystującychstandardowy algorytm jednowymiarowy. Napodkreślenie zasługuje fakt, że praktyczna implementacjarozszerzonego algorytmu nie wymaga żadnych zmian w architekturzeprzetwornika i jest związana z nieznacznym rozszerzeniemjego części cyfrowej. Kosztem wprowadzeniawielowymiarowej estymacji wartości próbki i parametrówzakłócenia jest zwiększenie liczby cykli potrzebnych do uzyskaniadanej wartości ENOB, co zmniejsza pasmo przetwornika.Przedstawione rozwiązanie może być zastosowanedla zakłóceń innego typu o znanej formie, np. dryfów [8] lubzakłóceń harmonicznych o wielu składowych, co wiąże sięz odpowiednim rozszerzeniem wymiaru algorytmu.Literatura[1] Platonov A.A., Jędrzejewski K., Jasnos J.: Design and Analysisof Algorithmic Multi-pass A/D Converters with Theoretically HighestResolution and Rate of Conversion. Measurement, vol. 35,No. 3, pp. 277–287, 2004.[2] Platonov A.A., Jędrzejewski K., Małkiewicz Ł.M., Jasnos J.: Principlesof Optimisation, Modelling and Testing of Intelligent Cyclic A/DConverters. Measurement, vol. 39, No. 3, pp. 213–231, 2006.[3] Platonov A.A., Jaworski Z., Jędrzejewski K., Małkiewicz Ł.M.,Jasnos J.: Projektowanie i analiza laboratoryjnego prototypucyklicznego przetwornika A/C wykorzystującego nową zasadękonwersji. Elektronika, nr 8/2009, ss. 71–75.[4] Platonov A.A.: Optimal Identification of Regression-type Processesunder Adaptively Controlled Observations. IEEE Transactionson Signal Processing, vol. 42, No. 9, pp. 2280–2291, 1994.[5] Jasnos J.: Analysis and Application of Modified Sub-Optimal Algorithmsto ICADC Design. Proceedings of 14 th IMEKO InternationalSymposium on New Technologies in Measurement and Instrumentationand 10 th Workshop on ADC Modelling and Testing,Gdynia-Jurata, Poland, pp. 564–567, 2005.[6] Małkiewicz Ł.M., Platonov A.A.: Methods of Additional Improvementof Intelligent CADC Performance. Proceedings of IEEEInstrumentation and Measurement Technology Conference,IMTC’2007, Warsaw, Poland, CD-ROM, 2007.[7] IEEE Std 1241-2000, “IEEE Standard for Terminology and TestMethods for Analog-to-Digital Converters,” IEEE Inc., 2001.[8] Jędrzejewski K.: Drift-like Errors Compensation in Intelligent CyclicA/D Converters. Proceedings of 17 th Symposium IMEKO TC 4 –Measurement of Electrical Quantities, 3 rd Symposium IMEKO TC 19– Environmental Measurements, 15 th International Workshop onADC Modelling and Testing, Kosice, Slovakia, CD-ROM, 2010.32Elektronika 12/2010

Szybka metoda wyznaczania wielowartościowychcharakterystyk w układach nieliniowychprof. dr hab. inż. MICHAŁ TADEUSIEWICZ, dr hab. inż. STANISŁAW HAŁGASPolitechnika Łódzka, Wydział Elektrotechniki, Elektroniki, Informatyki i AutomatykiNieliniowe charakterystyki typu wejście-wyjście, a także charakterystykiparametryczne odgrywają ważną rolę w układachelektronicznych [1–3]. Charakterystyki wejściowo-wyjściowewyrażają relacje między sygnałami będącymi prądem lubnapięciem, podczas gdy charakterystyki parametryczne określająsygnał wyjściowy w funkcji pewnych parametrów typurezystancja, współczynnik źródła sterowanego, temperaturaitp. W niektórych zastosowaniach omawiane charakterystykisą niezbędne do realizacji celów projektowych układów nieliniowych.a)i ini Nu Ni0R0=2kΩub)3210u N (V)1 23i N (mA)Rys. 1. Obwód nieliniowy (a) oraz charakterystyka rezystora nieliniowego(b)Fig. 1. A nonlinear circuit (a) and the branch characteristic (b)Najprostsza koncepcja wyznaczania charakterystyk polegana zastosowaniu którejś z metod gwarantujących znalezieniewszystkich rozwiązań DC, np. [4–12], dla różnychwartości zmiennej niezależnej. Jednak tego typu podejściejest niezwykle czasochłonne i może być stosowane tylko dobardzo prostych obwodów. Istnieje kilka innych metod wyznaczaniawielowartościowych charakterystyk, np. [13–17].Większość z nich wymaga odcinkowo-liniowej aproksymacjifunkcji opisujących elementy obwodu. Inne często zawodząw okolicach ostrych punktów zagięcia charakterystyk.Zarówno charakterystyki wejściowo-wyjściowe, jak i parametrycznemogą być bezpośrednio wyznaczane za pomocąodpowiednich procedur programu SPICE. Niestety, symulatorSPICE zwykle pomija niektóre gałęzie charakterystykoraz pokazuje nieprawidłowy histerezowy kształt, mimo żerzeczywiste charakterystyki nie mają histerezowej natury,co można stwierdzić wprowadzając do obwodu cewki i kondensatory[3]. Tak więc problem wyznaczania charakterystykw układach nieliniowych jest nadal otwarty i istnieje zapotrzebowaniena efektywne metody w tym zakresie.W niniejszym artykule zaproponowano szybką metodęwyznaczania wielowartościowych charakterystyk obszernejklasy układów nieliniowych bez stosowania aproksymacjiodcinkowo-liniowej. Główną ideę tej metody wyjaśnia poniższyprzykład.Rozważmy obwód nieliniowy przedstawiony narys. 1. Charakterystyka wejściowo-wyjściowa tego obwodui 0= f (i in) jest pokazana na rys. 2. Jest ona wielowartościowa,ponieważ obwód ma trzy rozwiązania dla każdegoprądu wejściowego z przedziału 2 < i in< 4. Dołączmy dotego obwodu stałoprądowe źródło napięcia u w sposób21i0 (mA)Ki 0 = f ( i in )0 1 2 3 4 5 i in (mA)Rys. 2. Charakterystyka typu wejście-wyjście obwodu z rys. 1Fig. 2. Input-output characteristic of the circuit shown in Fig. 1a)i ini Nu Ni0R0iupokazany na rys. 3a. Otrzymany w ten sposób obwód majedno rozwiązanie dla dowolnych wartości i inoraz u. Dlakażdej ustalonej wartości prądu i in, na przykład i in= 3 mA,charakterystyka i = g (ν), zwana charakterystyką testową,jest jednowartościowa, jak to pokazuje rys. 3b. Zauważmy,że dla wartości u przy których i = 0 obwódz rys. 3a staje się obwodem z rys. 1 z prądem źródłowymi in= 3 mA. Tak więc, punkty K´, L´ oraz M´ wskazują trzy wartościnapięcia u w obwodzie z rys. 1 pobudzanym źródłemi in= 3 mA. Odpowiednie wartości prądu i 0, wyznaczone zewzoru i 0= u/R 0określają punkty K, L, M na rys. 2. Tak więcwszystkie punkty wielowartościowej charakterystyki i 0= f (i in)dla i in= 3 mA mogą być wyznaczane na podstawie jednowartościowejcharakterystyki testowej i = g (u). W celu wyznaczeniacałej charakterystyki i 0= f (i in) należy powtórzyćopisaną procedurę dla różnych wartości i in.Powyższy przykład pokazuje, że problem wyznaczaniawielowartościowych charakterystyk można sprowadzić doproblemu wyznaczania rodziny jednowartościowych charakterystyktestowych. Eksperymenty numeryczne dowodzą, żeczas potrzebny do utworzenia rodziny jednowartościowychcharakterystyk testowych dla układów o niezbyt wielkiej złożonościmoże być setki, a nawet tysiące razy krótszy niżczas zużywany przez algorytm bezpośredniego wyznaczaniapojedynczej charakterystyki wielowartościowej.MLb)21-1-20-3i (mA)K’1i = g( u)L’M’3u (V)Rys. 3. Obwód z rys. 1 z dodatkowym źródłem napięcia (a) orazcharakterystyka testowa dla i in= 3 mA (b)Fig. 3. Circuit shown in Fig. 1 with additional voltage source (a)and the test characteristic for i in= 3 mA (b)Elektronika 12/2010 33

Wyznaczanie wielowartościowychcharakterystykOmówiona wyżej idea tworzenia wielowartościowych charakterystyktypu wejście-wyjście na podstawie rodziny charakterystyktestowych i = g(u) może być rozszerzona na inne charakterystykitestowe. Ponadto możliwe jest zastosowanie tejkoncepcji do wyznaczania charakterystyk parametrycznych.Poniżej przedstawiono dwa typy charakterystyk testowych.Rozpatrzymy obwód nieliniowy, w którym należy wyznaczyću out = u indla dyskretnychwartości napięcia wejściowego( 0) ( 1{) ( Nu)in : uin, uin, L , uin},gdzie( j +1) ( ju)in − uin= ∆ uinjest małym przyrostem. W tym celuwybieramy węzeł testowy i wydzielamy go z obwodu (rys. 4).Następnie dołączamy do tego węzła źródło napięcia i wyznaczamycharakterystykę testową i = g(u) dla ustalonej wartościcharakterystykę wejściowo-wyjściową f ( )Rys. 4. Obwód nieliniowyFig. 4. A nonlinear circuitu out( j)u inu inu outObwódnieliniowyObwódnieliniowyi = g( u)Rys. 5. Obwód służący do wyznaczania charakterystyki testoweji = g (u)Fig. 5. Circuit for tracing the test characteristic i = g (u)ui( j )u in = u in (rys. 5) oraz znajdujemy te wartości napięcia u, przyktórych i = 0 [18–20]. Dla każdej z nich obwody z rys. 4 i 5są równoważne. W celu obliczenia charakterystyki testoweji = g (u) stosujemy metodę krok po kroku, każdorazowo używającalgorytm Newtona-Raphsona. W ten sposób możemynatychmiast znaleźć wszystkie wartości u outdla każdej warto-( j +1)ści u, której odpowiada i = 0. Następnie wybieramy u in = u ini powtarzamy opisaną procedurę. Proces obliczeniowy kontynuujemydo osiągnięcia( Nu =).in u inInną charakterystykę testową u = r (i ) można utworzyćw sposób zilustrowany na rys. 6. Charakterystyka ta umożliwiaznajdowanie wszystkich wartości u out, poprzez selekcjętych wartości i, dla których u = 0. Dwa dalsze typy charakterystyktestowych zaproponowano w pracach [19–20].Przedstawiony sposób wyznaczania wejściowo-wyjściowychcharakterystyk można bezpośrednio uogólnić na charakterystykiparametryczne. Charakterystyki testowe są w tymprzypadku takie same jak poprzednio. Różnica polega jedyniena tym, że napięcie wejściowe u injest ustalone a rozpatruje sięróżne wartości wybranego parametru ( ) ( ) ( Mp∈{ p0 , p1 , L,p)}, gdzie ( jp+1 )p( j−)= ∆ p jest małym przyrostem.W każdym przypadku sygnał wyjściowy może być albo napięciempomiędzy parą węzłów, jak to pokazano na rys. 4–6,albo prądem gałęziowym.Przykład numerycznyMetoda przedstawiona w niniejszym artykule została przetestowanana obszernym zbiorze praktycznych układów tranzystorowych.Obliczenia wykonano na PC Pentium Core 2 DuoE 6400 i porównano z rezultatami otrzymanymi w wyniku zastosowaniaanalizy DC Sweep programu IsSPICE [21].W układzie tranzystorowym, pokazanym na rys. 7 wyznaczonocharakterystykę typu wejście-wyjście, parametrycznąi temperaturową. W celu obliczenia charakterystyki u out = f ( u in )dla u in ∈ [ 0, 5]Vprzy R 15= 30 kΩ, dołączono źródło napięciau do węzła A i wyznaczono rodzinę charakterystyk testowychi = g (u), dla różnych wartości napięcia wejściowego u in, zmienianegoz krokiem ∆u in= 0,05 V. Ponieważ charakterystyki testowesą jednowartościowe analiza DC Sweep programu SPICEumożliwia ich szybkie wyznaczenie. Zewnętrzny program, napisanyw środowisku DELPHI, przetwarzający dane zawartew pliku wyjściowym. OUT umożliwia automatyczne wyznaczenietych wartości u out, dla których i = 0. W wyniku otrzymanoprawidłową charakterystykę przejściową pokazana na rys. 8a.Całkowity czas niezbędny do jej wyznaczenia wyniósł 16.4s.Charakterystyka wyznaczona bezpośrednio na drodze dwóchanaliz DC Sweep (w dół i w górę), pokazana na rys. 8b jestnieprawidłowa, gdyż wykazuje histerezowy charakter.W celu wyznaczenia charakterystyki parametryczneju out= h(R 15) dla R 15∈ [10 Ω, 50 kΩ] przyjęto u in= 4,2 V i wykorzystanocharakterystyki testowe i = g (u), zakładając krok∆R 15= 500 Ω,. W wyniku otrzymano charakterystykę pokaza-R347kΩu out( j)u inObwódnieliniowyiu = r( i)uR115kΩR247kΩuinT1R525kΩR425kΩT2 T3iinT418kΩR1010kΩT5T6R83kΩT13R9R1110kΩT8T7R123kΩR1310kΩT9R141kΩR15T14R1720kΩT10T15u16VAuoutu2R62.4kΩT123.6kΩR16T11R186V10kΩ75ΩRys. 6. Obwód służący do wyznaczania charakterystyki testoweju = r (i )Fig. 6. Circuit for tracing the test characteristic u = r (i )Rys. 7. Przykładowy układ nieliniowyFig. 7. A nonlinear circuit for an example34Elektronika 12/2010

a) b)6420-2-4-6u out [V]0 1 2 3 4 5u in [V]Rys. 8. Charakterystyka przejściowa obwodu z rys. 7 otrzymanaprzy wykorzystaniu zaproponowanej metody (a) i programuSPICE (b)Fig. 8. Transfer characteristic of the circuit shown in Fig. 7 givenby the proposed method (a) and SPICE (b)6420-2-4-6uout [V]0 10000 20000 30000 40000 50000R15 [Ω]Rys. 9. Charakterystyka parametryczna obwodu z rys. 7 otrzymanaprzy wykorzystaniu zaproponowanej metody (a) i programySPICE (b)Fig. 9. Parametric characteristic of the circuit shown in Fig. 7given by the proposed method (a) and SPICE (b)Rys. 10. Charakterystyka temperaturowa obwodu z rys. 7Fig. 10. Temperature characteristic of the circuit shown in Fig. 7uout [V]4.802.400-2.40-4.80a) b)5,65,45,25,04,84,64,4uout [V]uout [V]4.802.400-2.40-4.80-4,6-4,8-5,0-5,2-5,4-5,6-5,8-6,0-20 0 20 40 60 8022500M 1.50 2.50 3.50 4.50uin [V]5.0k 15.0k 25.0k 35.0k 45.0kR15 [Ω]T [C]ną na rys. 9a składającą się z dwóch gałęzi. Całkowity czasniezbędny do jej wyznaczenia wyniósł 15,1 s. Charakterystykaparametryczna wyznaczona bezpośrednio na drodzedwóch analiz DC Sweep (w dół i w górę), przedstawiona narys. 9b, jest nieprawidłowa gdyż zawiera jedynie górną gałąźrzeczywistej charakterystyki.Jako ostatnia wyznaczona zostanie charakterystyka temperaturowau out= F(T ) dla T ∈ [–20, 80]°C, przy u in= 4,6 Vi R 15= 30 kΩ. Obliczono rodzinę charakterystyk testowychtego samego typu jak w poprzednich przypadkach z krokiem∆T = 5°C. W wyniku otrzymano prawidłową charakterystykępokazaną na rys. 10 w czasie 1,05 s.PodsumowanieZaproponowana w pracy metoda ma następujące zalety:– jest ogólna i bardzo szybka. Może być w związku z tymzastosowana do znacznie bardziej złożonych układów, niżpozwalają na to metody alternatywne.– pozwala wyznaczyć zarówno charakterystyki typu wejściewyjście,jak i charakterystyki parametryczne.– w procesie obliczeniowym unika się bardzo uciążliwegoproblemu znanego pod nazwą sharp-turning-point problem.11Niekorzystną cechą metody jest brak gwarancji wyznaczeniawszystkich gałęzi wielowartościowych charakterystyk. Jednakżeeksperymenty numeryczne wykazują, że w przypadku,gdy liczba wartości sygnału wyjściowego dla danej wartościsygnału wejściowego nie przekracza trzech, metoda znajdujewszystkie gałęzie. Inną wadą jest brak systematycznej proceduryselekcji jednowartościowej charakterystyki testowej. Naogół jednak istnieje szeroki wybór tych charakterystyk i wspomnianawada nie ogranicza zastosowań metody.Liczne porównania zaproponowanej metody z rezultatamidostarczonymi przez procedurę DC Sweep programu SPICEpokazują, że w wielu przypadkach te ostatnie pomijają niektóregałęzie charakterystyk i wprowadzają nieprawidłowy charakterhisterezowy.Literatura[1] Chua L.O.: Introduction to nonlinear network theory. New York,McGraw-Hill, 1969.[2] Chua L.O., Lin P.M.: Computer-aided analysis of electronic circuits.Algorithms and computational techniques. Prentice-Hall,Inc., 1975.[3] Ogorzałek M.J.: Multivalued characteristics in electronic circuits:a unifying approach. IEEE Trans. Circuits Syst. II, vol. 47, pp.726–735, 2000.[4] Nishi T.: An efficient method to find all solutions of piecewise-linearresistive circuits. Proc. ISCAS’89, pp. 2052–2055, 1989.[5] Vandenberghe L., De Moor B. L., Vandewalle J.: The generalizedlinear complementarity problem applied to the complete analysisof resistive piecewise-linear circuits. IEEE Trans. Cir. Syst., vol.36, pp. 1382–1391, November 1989.[6] Tadeusiewicz M., Głowienka K.: A contraction algorithm for findingall the DC solutions of piecewise-linear circuits. Journal onCir. Sys. and Comp., vol. 4, pp. 319–336, 1994.[7] Pastore S., Premoli A.: Finding all DC solutions of nonlinear resistivecircuits by exploring both polyhedral and rectangular circuits.IEE: Procedings, Circuits, Devices and Systems, vol. 144,no. 9, pp. 17−21, 1997.[8] Tadeusiewicz M.: DC analysis of circuits with idealized diodesconsidering reverse bias breakdown phenomenon. IEEE Trans.on Cir. and Syst., vol. 44, pp. 312–326, April 1997.[9] Kolev L.: An interval method for global nonlinear analysis. IEEETrans. on Cir. and Syst. – I, vol. 47, pp. 675–683, May 2000.[10] Yamamura K., Kameko R.: Finding all solutions of piecewise-linearcircuits using simplex method. IEEE Trans. on Cir. and Syst.– I, vol. 50, pp. 160–165, Jan. 2003.[11] Reibiger A., Mathis W., Nähring T., Trajković Lj.: Mathematicalfoundations of the TC-method for computing multiple DC-operatingpoints. Int. J. Appl. Electromagnet. Mech., vol. 17, pp.169–191, 2003.[12] Goldgeisser L. B., Green M. M.: A method for automatically findingmultiple operating points in nonlinear circuits. IEEE Trans. onCir. and Syst. -I, vol. 52, pp. 776–784, April 2005.[13] Chua L. O., Ushida A.: A switching-parameter algorithm for findingmultiple solutions of nonlinear resistive circuits. Int. J. Cir.Theor. Appl., vol. 4, pp. 215–239, 1976[14] Ushida A., Chua L. O.: Tracing solution curves of non-linearequations with sharp turning points. Int. J. Cir. Theor. Appl., vol.12, pp. 1–21, 1984.[15] Chua L. O., Deng A. C.: Canonical piecewise linear analysis:Part II – tracing driving–point and transfer characteristics. IEEETrans. Cir. Syst., vol. CAS-32, pp. 417–444, May 1985.[16] Huang Q., Liu R.: A new efficient algorithm for analysis of piecewise-linearresistive circuits (driving-point and transfer characteristicplots). in Proc. IEEE ISCAS’89, pp. 2169–2172, 1989.[17] Tadeusiewicz M., Hałgas S.: Computing multivalued input-outputcharacteristics in the circuits containing bipolar transistors. IEEETrans. Circuitts Syst. –I, vol. 51, No. 9, pp. 1859–1867, 2004.[18] Gajani G.S., Brambilla A., Premoli A.: Numerical determination ofpossible multiple DC solutions of nonlinear circuits. IEEE Trans.Cir. Syst., vol. 55, pp. 1074–1082, 2008.[19] Tadeusiewicz M., Hałgas S.: Analiza układów nieliniowycho wielu rozwiązaniach DC. Przegląd Elektrotechniczny, R. 85, nr11/2009, 2009.[20] Tadeusiewicz M., Hałgas S.: A fast method for tracing multi-valuedcharacteristics in nonlinear circuits. Proc. of Int. Conf. onSig. and Electron. Syst., pp. 177–180, 2010 (CD ROM).[21] ICAP/4-IsSpice 4 User’s guide, Intusoft, 2008.Elektronika 12/2010 35

Poprawa skuteczności algorytmów detekcjii lokalizacji uszkodzeń nieliniowych układówanalogowych za pomocą selekcji cechdr MAREK OSSOWSKI, Politechnika Łódzka, Instytut Systemów Inżynierii Elektrycznej36Zgodnie z definicją zamieszczoną w pracy [1], rozpoznawaniewzorców jest procesem polegającym na pobraniu danychi wykonaniu pewnych czynności zależnych od kategorii rozpoznanegowzorca. Typowymi zastosowaniami w tej dziedziniesą: rozpoznawanie mowy, badania medyczne (diagnozowaniechorób, monitorowanie procesów życiowych), rozpoznawaniepisma, analiza zdjęć satelitarnych, interpretacja sygnałówradarowych, czy diagnostyka uszkodzeń urządzeń technicznych.W rozległej problematyce rozpoznawani wzorcówkluczową rolę odgrywa sposób wydobywania cech i ich prawidłowaselekcja. Ekstrakcja i selekcja cech uszkodzeń jestwięc również podstawowym etapem diagnostyki analogowychukładów nieliniowych, problemu, którego istotnym elementemjest rozpoznawanie wzorców uszkodzeń.Do niedawna, testowanie funkcjonalne (specyfikacyjne)było podstawową metodą diagnozowania urządzeń podczasprocesu produkcyjnego. Tego typu testowanie polega zasadniczona pomiarze wybranych parametrów obwodu i porównaniuz wartościami katalogowymi. Spory sukces metodokreślanych jako fault-based testing, stosowanych do analizyukładów cyfrowych, zainspirował badaczy do włączeniatechnik opartych na modelowaniu i symulowaniu uszkodzeńposzczególnych elementów do katalogu powszechnie stosowanychprocedur diagnostycznych analogowych układównieliniowych. Lista możliwych uszkodzeń obwodu jest tworzonaw oparciu o informacje statystyczne, topologie obwodóworaz doświadczenie projektantów. Najczęściej stosowanetechniki pomiarowe można tu podzielić na trzy podstawowekategorie: analiza stałoprądowa (testy DC), częstotliwościowai analiza w dziedzinie czasu. Metody DC [2] pozwalają naefektywną detekcję i lokalizację uszkodzeń katastroficznych.Czasochłonne procedury wykorzystujące częstotliwościowewłaściwości obwodów [3, 4] nadają się do badania uszkodzeńparametrycznych. Podobne zastosowanie mają metodyoparte na analizie stanów dynamicznych testowanychurządzeń [5–7]. Stosowanie metod wykorzystujących modeleuszkodzeń (fault-based testing methods) w trakcie procesuprodukcyjnego napotyka na wiele poważnych trudności. Donajistotniejszych problemów należą tu: brak prostej korelacjimiędzy wynikami otrzymanymi w trakcie symulacji uszkodzeńz rezultatami testów funkcjonalnych, dobór punktów pomiarowychi narzędzi klasyfikujących uszkodzenia. Brak korelacjimoże być częściowo rozwiązany poprzez precyzyjne zdefiniowanietolerancji elementów układu gwarantujące pozytywnywynik testów funkcjonalnych. Niestety takie podejście z kolei,generuje szereg problemów obliczeniowych, spowodowanychkoniecznością analizowania bardzo dużych zbiorów danychpowstałych w wyniku wielokrotnych symulacji obwodu, wymaganychw najpopularniejszych procedurach diagnostycznychuwzględniających tolerancje elementów. Konieczna wydajesię więc optymalizację działań na dużych zbiorach, możliwamiędzy innymi dzięki odpowiedniej ekstrakcji i selekcja danychpomiarowych.Techniki wydobywania cech uszkodzeń z sygnałów pomiarowychmożna zasadniczo podzielić na dwie kategorie:bezpośrednie i pośrednie. Te pierwsze wykorzystują prostemetody opisu właściwości monitorowanych sygnałówdiagnostycznych takich jak: wartość początkowa, końcowa,maksymalna, minimalna, średnia, czas narastania i wiele innych.Stosowane od lat, charakteryzują się prostotą i dużąszybkością działania, pozwalają na swobodny wybór cechydiagnozowanego sygnału uszkodzenia na dowolnym etapiestosowanej metody diagnostycznej. Metody pośrednie bazująna skomplikowanych transformacjach dostępnych sygnałów.Są bardzo większą dokładność i niezawodność procesówdiagnostycznych. Transformacja Fouriera, dyskretne i ciągłeprzekształcenie falkowe (DWT, CWT), wielorozdzielcza dekompozycjafalkowa [8–12] są najpopularniejszymi metodamiekstrakcji cech uszkodzeń. Główną zaletą stosowania tegotypu transformacji jest możliwość wydobywania cech sygnałówzarówno w dziedzinie czasu jak i częstotliwości, duży stopieńkompresji danych wejściowych oraz możliwość ekstrakcjicech z sygnałów niestacjonarnych. Metody tego typu sąjednak bardzo wrażliwe na dobór parametrów transformacji,a ich optymalizacja dynamiczna, w trakcie procesu filtracyjnego,jest praktycznie niemożliwa. Inne znane i stosowanew diagnostyce układów nieliniowych techniki ekstrakcyjnewykorzystują teorię zbiorów przybliżonych [13], teorię fraktali[14], czy też funkcje jąder [15].Niniejsza praca dotyczy pewnych aspektów ekstrakcjicech uszkodzeń na podstawie analizy dynamicznej i stałoprądowejanalogowych układów. nieliniowych Zawiera opisprostych strategii selekcji cech skojarzonych z różnymi metodamipomiarowymi. Zaproponowano algorytmy filtracji cechzapewniające poprawną detekcję pojedynczych uszkodzeńkatastroficznych i parametrycznych obwodów tranzystorowycho ograniczonym dostępie do węzłów wewnętrznychukładów. Założono dostępność prądów zasilania źródeł orazprądów i napięć wejściowych, nie stosowano skomplikowanychnarzędzi obróbki sygnałów w procesie ekstrakcji cechuszkodzeń.Podstawy algorytmu selekcji cechIstnieją dwa podstawowe typy algorytmów selekcji cech: proceduryfiltrujące i filtrujące z modyfikacją. Jeżeli klasyfikator(tzn. rodzaj funkcji przyjmującej pewne rodzaje wielkości wyjściowychw zależności od atrybutów wejściowych) nie jestsprzężony z procesem selekcji cech danych wejściowych, totaka procedura określana jest mianem filtracyjnej. W przeciwnymwypadku, gdy proces wyboru zbioru cech wpływa nadziałanie procedury klasyfikującej, mamy do czynienia z algorytmemtypu drugiego. Schematy selekcji cech omawianew niniejszej pracy opierają się zasadniczo na tej pierwszejkoncepcji, przy czym do optymalizacji zbioru cech wykorzystywanesą algorytmy genetyczne (GA).W opisie procedur selekcyjnych i algorytmów diagnostycznychwykorzystano następujące oznaczenia:S X zbiór danych pomiarowych, NF – liczba zmiennych(liczba cech):12NF={ } S =x ,x,..x(1)XElektronika 12/2010

S X i(NF) i-ta kombinacja cech należąca do zbioru wszystkichmożliwych kombinacji atrybutów (2) badanych sygnałów:NF⎛NF⎞ S (2)⇒ == ∑⎜⎟X NF i 1,...,N AC , N ACi⎝ n⎠n=1ST zbiór danych wejściowych procedury, N out– liczba wyjśćklasyfkatora: ST ={ =x1,x2,..xNF,y1,y2,..y}, (3)N out(C)S Xpodzbiór danych wejściowych odpowiadający konkretnejklasie (zdefiniowanemu uszkodzeniu obwodu): S ( 1 , C) ( 2, C) ( NF , C= x , x ,.. x)(4)X ( C){ }SV f,C zbiór definiujący granice zmienności cechy f wewnątrzklasy C:f,C( f,C) ( f,C)SV=x, x(5){ }przy czym: ( f,C ) ( f,C)f,Cf,Cx = max x,x=min{ x}, (6){ } ( ) ( )ii=1...mC i=1...mCgdzie m C, C = 1,2,...,NC określa liczbę próbek (pomiarów testowych)dla zdefiniowanej klasy C.Liczba wektorów należących do zbioru (1) jest równa maksymalnejliczbie cech sygnałów stosowanych do diagnostykibadanego urządzenia. Długości tych wektorów (oznaczaneprzez L) wynikają z liczby wszystkich symulacji przeprowadzanychdla danego uszkodzenia układu dla losowo wybieranych(oczywiście w granicach przyjętej tolerancji) wartościparametrów układu. Głównym celem proponowanej selekcjidanych jest znalezienie podzbioru cech gwarantującego poprawęskuteczności procedury klasyfikującej. Szeroko pojętaoptymalizacja klasyfikatora może dotyczyć zarówno czasuuczenia, skuteczności rozpoznawania uszkodzenia ja i rozmiarupamięci potrzebnej do przechowywania i przetwarzanianiezbędnych danych. Zastosowane tu miary spójności i separowalnościzbiorów danych oparte są na koncepcjach zbliżonychdo kryteriów Fishera. Ze względu na dużą czasochłonność(konieczność wykonywania skomplikowanych obliczeńwektorowych w każdym kroku procedury optymalizacyjnejoraz miary) zaproponowano uproszczone procedury wykorzystującekoncepcje Sebestena.Jeśli x (i, r) oznacza wektor w NF-wymiarowej przestrzenicech, i jest identyfikatorem klasy (rodzaju uszkodzenia), r pozycjąw zbiorze danych a wzór:x ( i, r ) ( i,r)∑( k x=x(7)określa normę wektora cech, wówczas średnia odległość międzyklasami S X(i )oraz S X(j )może być oszacowana z zależności:m i mj∑∑ ( i j ) ( i,r=) −( j,tDx x)(8)m m, 1ijr= 1 t=1gdzie m ioznacza liczbę próbek (symulacji) dla i-tej klasy (rodzajuuszkodzenia).2i2Całkowita jakość (separowalność i rozproszenie) danegopodzbioru cech może być oszacowywana za pomocąmieszanego kryterium opartego na kombinacji liniowej miar:międzklasowego rozproszenia (10) i wewnątrzklasowego rozproszenia(11): F(cfs) αD BC +D(9)gdzie: LL1( i,jD)BC =,−1∑∑ DL L(10)1 ( i,iD)WC =.(11)∑ DLWzór (9) pozwala na selekcję podzbioru cech maksymalizującśrednią odległość międzyklasową oraz minimalizującrozproszenie wewnątrzklasowe danych. Każda nowa kombinacjacech wymaga czasochłonnych obliczeń z wykorzystaniempełnej formuły (9), takie podejście jest więc nieefektywnegdy liczba cech sygnałów diagnostycznych rośnie. Problemten można rozwiązać wykorzystując właściwość addytywnościwspółczynnika D(i, j) względem poszczególnych cech.Wówczas miarę odległości między klasami można oszacowaćnastępująco: Fcfs=w fDBC(12)a rozproszenie wenątrzklasowe może być obliczane jako: Fcfs=w (13)fDgdzie:−F α ( ) 1= WC( )NFLi=1∑i= 1 j=1( 1( )( cfs) ( f)1f=1NF∑( 2( )( cfs) ( f )2WCLf=1L( f) ( ) ( ) ( i,j ) ,∑ i ∑ jBCf D=PXPXD(14)i= 1 j=1L∑( f )( )( i,i) , D( ) =P( X ) D( ) ,(15)WCi=1iWzór m i m j2( i, j) 1( i,r=) ( j,tD)f∑∑ xf− xfm m(16)ijr= 1 t=1określa średnią odległość międzyklasową wzdłuż współrzędnej(cechy) natomiast zależnośćmi P( Xi )=(17)Ljest znanym a priori prawdopodobieństwem przynależności(cfs)do klasy (uszkodzenia). Występujący tu współczynnik w fprzyjmuje wartość jeden jeżeli d kombinacji cfs kombinacji,(cfs)f-ta cecha występuje, w przeciwnym wypadku w f= 0).Biorąc pod uwagę (4)–(6), rozdzielczość międzyklasowądanego zbioru pomiarowego dla danej cechy (uszkodzenia)można zdefiniować zależnością:( i,j)f,if,jbf= 1ifSVISV= ∅ (18)( i,jb)=0otherwisefi=1,...,NC,j=i+1,...,NC,ff=1,...,NFElektronika 12/2010 37

Liczba rozróżnialnych par uszkodzeń (klas) pełnego zbiorupomiarowego (z uwzględnieniem wszystkich dostępnych atrybutów)dana jest wzorem:LKLK~ =( r,tN )DP b,(19)gdzieNatomiast miara selektywności dowolnego podzbioru cech(kombinacja cfs) może być wyrażona zależnością (20):N DPcfsF )(20)3( cfs)=, cfs∈ 1,NANDiagnostyczny algorytm analizy dynamicznejUwzględniając omówione powyżej uproszczone miary jakościzbiorów danych zaproponowano następujący algorytm wstępnyanalizy diagnostycznej klasy układów rozpatrywanychw niniejszej pracy. Może być on skojarzony z dowolnym klasyfikatorema po niewielkich zmianach także z dowolną metodąekstrakcji cech uszkodzeń z sygnałów pomiarowych.Algorytm selekcji cech i przygotowania wzorców (Preprocesor)Krok 0: Określ:• liczbę (NC) i rodzaj diagnozowanych uszkodzeń,• liczbę prób w analizie Monte Carlo (NMCT),• zbiór punktów testowych (liczba i lokalizacja, NCTP)• wszystkie możliwe atrybuty sygnałówKrok 1: Dla wszystkich zdefiniowanych uszkodzeń utwórz modeleobwodowe i:• przeprowadź analizę dynamiczną z uwzględnieniem tolerancji• oblicz wszystkie cechy sygnałów pomiarowych i zapamiętajw macierzy cech uszkodzeń MaF (NCTPxNSF kolumn,NCxNMCT wierszy).38NF∑∑r= 1t=r~( r,t ) ( r,tb = b),r=1,2,...,NF,t=r+1,...,NF.Iff=1( )DPPomiar sygnałówtestowychS 1 S 2 S NSoptOBLICZANIEWYSELEKCJONOWANYCHATRYBUTÓWf 1 f 2 f NFoptWieloklasowy KlasyfikatorNeuronowyWynikLokalizacjiUszkodzeńLiczbasygnałówSTOPModułSelekcjicechModułNauczaniaKlasyfikatoraRys. 1. Ogólny schemat blokowy procedury diagnostycznejFig.1. Block diagram of the diagnostic procedureKrok 2: Wyznacz NDP z zależności (19). Przeprowadź proceduręoptymalizacyjną (algorytm genetyczny) stosując odpowiedniąfunkcję przystosowania:( )F1cfs NoptFF(cfs)=+α+βNoptFN optF F2 ( cfs)(21)Fcfs=3( ) 1Krok 3: Stosując zoptymalizowany zbiór danych (MaF opt) przeprowadźprocedurę uczenia klasyfikatora.Schemat ogólny algorytmu rozpoznawania uszkodzeńanalogowych układów nieliniowych przedstawiono na rys. 1.Przykład obliczeniowyW celu zilustrowania opisywanej strategii ekstrakcji i selekcjicech uszkodzeń rozpatrzono wiele praktycznych układów,wśród nich znany z zastosowań porównawczych prostywzmacniacz tranzystorowy pokazany na rys. 2 (R 1= 61 kΩ,R 2= 17,6 kΩ, R 3= 1,2 kΩ, R 4= 300 Ω, R L= 10 kΩ, C1 = 12 µF,C2 = 10 µF, VCC = 12 V, tranzystor T o nominalnej wartościwspółczynnika β f= 255,9, tolerancja rezystorów 6%,kondensatorów 12%). Sygnałami testowymi są w układzieprądy: wyjściowy i źródła zasilania będące odpowiedzią naskokową zmianę napięcia zasilania (włączanie). Dynamicznaanaliza Monte Carlo przeprowadzana jest dla wszystkich zdefiniowanychuszkodzeń katastroficznych elementów liniowychi parametrycznego uszkodzenia tranzystora (duża i maławartość β f). Wybrano następujące parametry monitorowanychodpowiedzi prądowych: wartość początkowa (F1, F5),wartość średnia (F2, F6), wartość średnia kwadratowa, (F3,F7) wartość ustalona (F4, F8). Przeprowadzając symulacjeMonte Carlo (ICAP/4) uzyskano dwadzieścia próbek w rozpatrywanejklasie uszkodzenia. Pełny wzorzec zawierał zatem8 cech, czyli rozpatrując 11 zdefiniowanych uszkodzeń katastroficznychi dwa parametryczne sformułowano zbiór danych(2080 wartości) zawierających 260 wzorców tworzących zbióruczący (3) procedury klasyfikacyjnej. Do zbadania efektywnościproponowanych strategii ekstrakcji i selekcji cech użytoniezmodyfikowanej sieci radialnej.Porównanie efektywności klasyfikatora RBF dla różnychzbiorów uczącychThe comparison of RBF neural network classifiereffectivnes for different features subsetsFeature selectionNumber MSE MSEof neurons Train TestALL 130 3,38E-5 0,064F1,F3,F6,F8 130 2,59E-5 0,045F2,F3,F6,F8 140 1,20E-5 0,056F1,F2,F5,F6 130 4,23E-5 0,890F2,F4,F5,F7 130 1,34E-5 0,309F1,F2,F3,F4 180 3,37E-3 0,967Do optymalizacji funkcji celu (21) względem kombinacji cechcfs, użyto algorytm genetyczny o populacji startowej liczącej 20osobników. W rezultacie kilku przeprowadzonych analiz uzyskanozbiór atrybutów uszkodzenia {F1, F3, F6, F8}, zapewniającynajwiększą redukcję zbioru danych, optymalną architekturę klasyfikatorai niepogarszający właściwości diagnostycznych metody(patrz tab.). W wypadku stosowania losowo wybieranych podzbiorówczterech cech (np. ostatnia pozycja w tab.) skutecznośćmetody ulegała pogorszeniu (większa liczba neuronów, większawartość MSE). Symulacji dokonywano z wykorzystaniem standardowychprocedur Matlab Neural Networ Toolbox.Elektronika 12/2010

R 2R 1Rys. 2. Obwód testowy. Wzmacniacz jednostopniowyFig. 2. Benchmark test circuit. Single stage amplifierSelekcja cech w przypadku innych analizW celu zilustrowania opisywanej selekcji cech uszkodzeńw wypadku analizy stałoprądowej rozpatrzono obwód z rys. 2.bez kondensatorów, zasilany dodatkowo na wejściu rzeczywistymźródłem napięciowym. Mierzono prąd zasilania źródładla sześciu różnych wartości napięcia V CC(przy braku źródławejściowego) oraz dla sześciu wartości napięcia źródławejściowego (przy nominalnej wartości V CC). Zdefiniowano8 uszkodzeń katastroficznych oporników oraz 5 tranzystora.Cechy F1-F6 dotyczyły wartości prądu zasilania dlaV CC= 6,8…16 V, cechy F7-F12 natomiast odpowiadały wartościomV wej= 0,5;0,55…0,75 V. Niezoptymalizowana macierzcech służąca do nauczania klasyfikatora zawierała więc 5040liczb (30 symulacji Monte Carlo dla każdego zdefiniowanegostanu układu). Zastosowanie procedury optymalizacyjnej GAdla funkcji (21) pozwoliło na wyodrębnienie zestawu atrybutów:F3, F8, F9 i F11 (4 z 12) zapewniających skuteczną lokalizacjęzdefiniowanych uszkodzeń.WnioskiR 3C 2i( V CC )i( R L )R bBJTR LR 4Przeprowadzone symulacje i eksperymenty potwierdziły, żestosując odpowiednią selekcję cech sygnałów testowychuzyskiwanych różnymi metodami (analiza dynamiczna, stałoprądowa,wielorozdzielcza falkowa [19], częstotliwościowa)można usprawnić proces lokalizacji pojedynczych uszkodzeńkatastroficznych i parametrycznych nieliniowych układówanalogowych. Zaproponowany mieszany schemat selekcjicech bazujący na optymalizacji miar jakości dużych zbiorówdanych generowanych w symulacjach typu Monte Carlo,w większości badanych układów umożliwiał znaczącą redukcjęzbioru niezbędnych danych, a często poprawiał równieżefektywność procedury klasyfikacyjnej.Obiecujące wyniki otrzymano również w trakcie symulacjiuszkodzeń wielokrotnych diagnozowanych z wykorzystaniemzmodyfikowanych sieci RBF [20].C 1V CCLiteratura[1] Duda R.O., Hart P.E., Stork D.G.: Pattern classification (2 nd edition).Wiley, New York, 2001, ISBN 0-471-05669-3.[2] Marlett M. J. and Abraham J. A.: DC-IATP: “An iterative analogcircuit test generation program for generating DC single patterntests. Proc. IEEE Int. Test Conf., 1988, pp. 839–845.[3] Abderrahman A., Cerny E., Kaminska B.: Optimization basedmultifrequency st generation for analog circuits. J. ElectronicTesting, vol. 9, pp. 59–73, 1996.[4] Fanni A., Giua A., Marchesi M., Montisci A.: A Neural NetworkDiagnosis Approach for Analog Circuits. Applied Inteligence,vol.11, no.2, pp.169–186, 1999.[5] Zheng H. H., Balivada A., and Abraham J. A.: A novel test generationapproach for parametric faults in linear analog circuits. inVLSI Test Symp., 1996, pp. 470–475.[6] Balivada A., Chen J., and Abraham J. A.: Analog testing with timeresponse parameters. IEEE Design Test Computers, vol. 13, pp.18–25, 1996.[7] Verhaegen W., der Plas G. V., Gielen G.: Automated test patterngeneration for analog IC’s. in Proc. VLSI Test Symp., 1997, pp.296–301.[8] Yanghong T., JiaZhuo Y.: Wavelet Method for Fault Diagnosis ofAnalogue Circuits. Journal of Electronics &Information Technology,vol.28, no.9,2006, pp. 1748–1751.[9] Bhunia S., Roy K.: A Novel Wavelet Transorm-Based TransientCurrent Analysis for Fault Detection and Localization. IEEETransactions on VLSI Systems, vol.13, no.4, pp. 503-507, 2005.[10] Kuczyński A., Ossowski M.: Wavelet Analysis for DefectOriented Testing of Analog Circuits Containing Bipolar Transistors.Proceedings of the International Conference on Signals andElectronic Systems, pp. 557-560, Łódź, 2006.[11] Ossowski M., Kuczyński A.: DWT Algorithm for Fault Detetionand Localization. Proceedings of the International Conference onSignals and Electronic Systems, Kraków, pp. 549–555, 2008.[12] Ossowski M., Kuczyński A.: Obtaining Tolerance for Fault DiagnosisAlgorithm. Proc. of XV International Symposium on TheoreticalEngineering, pp.375-378, Lübeck, 22–24 June 2009.[13] Weiji Su, Yu Su, Hai Zhao, Xiaohai Zhang: Integration of RoughSet and Neural Network for Application of Generator Fault Diagnosis.Proceedings of RSCTC, 2004, pp. 549–553.[14] Guo Shuang Bing: A Method of Feature Extraction for ModulatedSignals Based Wavelet and Fractal Theory. Signal Processing,Vol. 21, No. 3, 2005, pp. 316–318.[15] Liu H., Chen G., Jiang S., Song G.: A Survey of Feature ExtractionApproches in Analog Circuit Fault Diagnosis. IEEE P-AWorkshop on Computational Intelligence and Industrial Application,pp. 676–679, 2008[16] Sobczak W., Malina W.: Methods of selection and reduction ofinformation. WNT, Warsaw, 1985.[17] Baturone I., Lhuertas J., Sanchez Solano S., Richardson A.M.:Testing Analog Circuits by Supply Voltage and Supply CurrentMonitoring. Proc. IEEE Customs Integrated Circuit Conference,pp. 155–158, 1999.[18] Kuczyński A., Ossowski M.: Circuit fault diagnosis based onwavelet packet and neural network. Proc. of XV InternationalSymposium on Theoretical Engineering, pp. 114–117, Lübeck,22 – 24 June 2009.[19] Ossowski M.: Feature selection for analog circuits fault diagnosisbased on time domain analysis. Proc. of CPEE 2010, pp. 97,Lazne Kynzvart, 13–16.09.2010.[20] Yu L., Lai K.K., Wang S.: Multistage RBF neural network ensemblelearning for exchange rates forecasting. NeurocomputingLetters vol.71, pp. 3295–3302, 2008.Przypominamy o prenumeracie miesięcznika Elektronika na 2011 r.Elektronika 12/2010 39

Dynamiczna rekonfiguracja wątków w systemachczasu rzeczywistego pracujących w warunkachpełnej powtarzalności czasowejdr inż. ANDRZEJ PUŁKA, dr inż. ADAM MILIKPolitechnika Śląska, Instytut Elektroniki, GliwiceDuża konkurencja na rynku złożonych, elektronicznych systemówwbudowanych wymusza na producentach stosowaniacoraz to nowych rozwiązań. Rosnące oczekiwania odbiorcówsą również czynnikiem stymulującym rozwój rynku producentówtakich systemów. Jednym z najistotniejszych wskaźnikówjest całkowita wydajność systemu, jednakże bardzo częstoduże znaczenie ma powtarzalność i przewidywalność czasowasystemu. Zaprezentowany artykuł rozważa zagadnieniatakiej powtarzalności czasowej i prezentuje odpowiednie rozwiązaniaarchitektoniczne systemu wielozadaniowego.Zasadnicze założenia systemów PRETSystemy czasu rzeczywistego wprowadzają wiele wymagańi ograniczeń czasowych: zadania muszą być wykonywanew ściśle określonej kolejności oraz w dokładnych chwilachczasu. Często mówimy, że zadania muszą być realizowanewedług dokładnego harmonogramu. Ideę systemów wbudowanychtypu PRET (ang. Precision Time Machines), o przewidywalneji powtarzalnej charakterystyce czasowej wprowadzilipo raz pierwszy Edwards i Lee [7]. Idea PRET jest punktemwyjścia dla autorów niniejszej pracy, którzy zaproponowaliarchitekturę systemu wielozadaniowego spełniającego założenieprzewidywalności czasowej. Oryginalne rozwiązaniewprowadzone na Uniwersytecie Berkeley [8] zawierające,tzw. przeplot wątków [1] zostało zmodyfikowane i usprawnionedzięki wprowadzeniu dodatkowych rozwiązań.Problem przewidywalności i powtarzalności czasowej niejest zagadnieniem nowym i był już szeroko analizowany w literaturzeświatowej. Wprowadzenie procesorów RISC o zredukowanejliście rozkazów [2] i przetwarzania potokowego[1] przyczyniło się do przyśpieszenia czasów przetwarzanianowoczesnych systemów cyfrowych. W pracy [3] rozważonoanalizę najgorszego przypadku zastosowań opartych na architekturachtypu RISC. Thiele i Wilhelm [4] sformułowali wielewskazówek dla twórców systemów programowo-sprzętowych,wskazując na współzależność wielu zagadnień, aspektówi poziomów reprezentacji projektowanych systemów. W [5]przeprowadzono dokładne badania dotyczące systemów wielozadaniowychrealizujących operacje współbieżne w tzw.procesorach wielowątkowych SMT (ang. Simultanous Multithread).Obecny artykuł został zainspirowany głównie ostatnimipracami grupy CHESS prof. Lee z Uniwersytetu Kalifornijskiegoz Berkeley [9] bazującymi na przetwarzaniu wielowątkowym,przeplocie wątków oraz rejestrach czasu końcowego(ang. Deadline Registers). Jest on również kontynuacją poprzednichprac autorów prezentowanych w [10].Architektura z programowanymprzeplotem potokuRysunek 1 przedstawia ogólny schemat systemu czasu rzeczywistegopozwalającego kontrolować zależności czasowe.System jest modyfikacją rozwiązania zaproponowanego w [10]pozwalającego na dynamiczną zmianę wątków w zależnościod zmieniających się czasów końcowych (Deadlines) realizacjizadań. Pliki rejestrów zostały powielone (RF_0–RF_7),a programy wykonywane przez odpowiednie wątki są przechowywanew oddzielnych przestrzeniach pamięci programu(pliki TH_0–TH_7). Pomysł przeplotu wątków został zaczerpniętyz literatury [1], jednakże nowatorstwo i większa elastycznośćzaprezentowanego rozwiązania polega na zmiennymczasie i częstotliwości wykorzystania potoku przez poszczególnewątki. Takie podejście zostało nazwane programowanymprzeplotem (Programmed Interleaving). Podstawowezałożenia to stałe priorytety wątków, co oznacza, że to systemoperacyjny (RTOS) przypisuje odpowiednie zadania poszczególnymwątkom zgodnie z ich priorytetami. Ponadto zamiaststosować, bardzo czasochłonnego sortowania priorytetów,wprowadzono dwa inne wskaźniki: końcowy czas realizacjizadania (D) oraz wskaźnik ryzyka (P). Wskaźnik ryzyka (Penalty)jest specjalnym współczynnikiem, który odzwierciedlastopień skomplikowania i możliwej nieprzewidywalności, tzn.każda ‘niebezpieczna’ instrukcja (skoku, rozgałęzienia, warunkuitp.), która może wprowadzić zakłócenie w kolejnościwykonywania operacji, a w konsekwencji nieprzewidywalnośćczasową, zwiększa ten wskaźnik. Procesor składa sięz trzech głównych elementów składowych: głównego rdzeniaPliki wątkówTH_0Pliki rejestrówModel procesoraTH_1TH_7priorytetyRF_0RF_1Rdzeń główny(6 etapowy potok)(MC)Sterownikprzeplotu(IC)Ukryty układarbitrażu(SDPA)RF_7THIDDPPamięćgłównaTablica plikówP/DKoło PamięciRys. 1. Przetwarzanie wielowątkowe z programowanym przeplotem w przetwarzaniu potokowymFig. 1. Multithread processing with programmed interleaved pipelining40Elektronika 12/2010

a) b)R15/PCALUINSTR + TH_IDARGEXEWBWEDATA+1REGSARG 2ADDRADATATHIDFETCHDECARGSEXEWBARG 1ALURESDODATAREGFILE8x16RDIDATARys. 2. Zaimplementowany procesor potokowy: a) etapy potoku; b) struktura wewnętrznaFig. 2. The implemented processor pipeline: a) stages; b) structureMC (Main Core), który stanowi 6-etapowy potok; sterownikprzeplotu IC (Interleave Controller) odpowiedzialny za przełączaniepotoku między poszczególnymi wątkami oraz ukrytyukład arbitrażu czasów końcowych SDPA (Shadow DeadlineProcessing Arbiter), który pracuje w tle głównego procesorai na podstawie tablic wskaźników D oraz P przygotowuje sekwencjeidentyfikatorów wątków wykonywanych w kolejnychetapach (zadaniach). Sygnał ThID, generowany przez IC, informujeMC o tym, który wątek jest aktualnie przetwarzanyoraz adresuje multipleksery systemu, przełączając odpowiednizestaw pliku rejestrów do wejścia potoku procesora.Proponowana struktura procesora RISCZaproponowano prosty, syntezowalny układ mikroprocesorao zredukowanej liście rozkazów (ISA) wzbogaconej o instrukcjęczasu końcowego (deadline) [7]. Rdzeń procesora składasię z 6-etapowego potoku (rys. 2). Zwykle pierwszym cyklemrozkazowym jest pobranie rozkazu (instruction fetch), jednakżew tym przypadku, gdy zależy nam na przełączaniu wątków(przeplocie), pierwszym cyklem jest THID (identyfikacjawątku). Etap THID poprzedza cykl FETCH i pozwala określićidentyfikator wątku następnej instrukcji. Pozostałe etapy potokumikroprocesora są typowe dla architektury RISC: DEC(dekodowanie rozkazu), ARGS (pobranie argumentów), EXE(wykonanie operacji) oraz WB (zapis zwrotny).Kontroler przeplotuJednym z najważniejszych elementów składowych proponowanejarchitektury mikroprocesora jest kontroler przeplotu IC(rys. 3). Jednostka IC decyduje o kolejności oraz częstotliwościwywołania określonego wątku. Oczekujemy, że ten układbędzie pracował „rozsądnie” tzn., że kontroler w celu ustaleniaporządku przetwarzanych wątków, bierze pod uwagę orazprzetwarza informacje dostarczane mu przez współczynnikiryzyka oraz czasy realizacji zadań poszczególnych wątków.Aby zredukować czas inicjalizacji potoku, zaproponowanymechanizm jest bardzo prosty i czytelny. Zastosowano matrycęlogiczną (całkowicie kombinacyjną) adresowaną wektoremgenerowanym na podstawie współczynników. Ta matryca zawieragotowe sekwencje identyfikatorów, t.j. ustalone identyfikatory.Biorąc pod uwagę, że pojedynczy identyfikator składasię z 3 bitów (minimalna liczba do zakodowania 8 stanów),STARTDeadline(czas końcowy)Penalty(wskaźnik ryzyka)ClockDPRejestrwskaźnikówryzykaRejestr czasówkońcowychTablicasekwencjizmiennych(Look UpTable)Sekwencjaparzysta(stała)Th_IDWybórwątkuZ potoku µPObserwatorWR_Reqczasukońcowego do MW(koła pamięcil)Counter7 to 0zeroCountermod 16Rys. 3. Struktura sterownika przeplotu. Fig. 3. The structure of the interleave controllerpoczątkowe 8 cykli2 cyclesLista wątków (pełna sekwencja identyfikatorów)high_list (8 cykli)low_list (8 cykli)A) Wątki #7, #5 oraz #4 są uprzywilejowane (dominują w p.potokowym) B) Wątki #7 oraz #6 wysoko uprzywilejowane (obsługiwane przez potok przez pierwsze 6 cykli)Rys. 4. Przykładowe sekwencje identyfikatorów wątków generowane przez sterownik przeplotuFig. 4. Sequences of threads’ IDs generated by the interleave controllerElektronika 12/2010 41

a każda sekwencja zawiera 8 identyfikatorów, pojedynczyrząd (słowo) matrycy jest długości 24 bitów. W celu uniknięciasytuacji, w której pewne wątki mogłyby zostać pominięte,cała sekwencja powtarzanych identyfikatorów wątków składasię z 16 identyfikatorów (48 bitów) i jest tworzona na podstawiesekwencji pobieranej z matrycy (część zmienna) orazstałej sekwencji złożonej z wszystkich 8 identyfikatorów wątkówuszeregowanych od najwyższego (7) do najniższego (0)priorytetu. Takie rozwiązanie zapewnia, że każdy wątek jestprzetwarzany w potoku przynajmniej raz podczas 16-częściowegocyklu. Od tej reguły istnieją pewne odstępstwa opisanew następnym rozdziale poświęconym różnym schematom arbitrażu.Kontroler przeplotu zawiera również układ obserwatoraczasu końcowego, którego zadanie polega na wypracowywaniusygnału żądania dostępu do głównej pamięci WR_req,w momencie zakończenia pracy danego wątku. Ten sygnałprzechwytuje koło pamięci, układ, który odpowiada za dostępdo głównej pamięci. Rys. 4 przedstawia przykładowe przebiegiuzyskane podczas symulacji z kontrolera przeplotu.Ukryty układ arbitrażu czasów końcowych SDPAb)42D 0,T0-1D0,T0-2D01P 0,T0-1P0,T0-2P01Count RegisterDREG0THID(aktualnie wykonywany)a)MODE(tryb)PamięćSDPAD 1,T1-1D1,T1-2D11P 1,T1-1P1,T1-2P11THID(currently processed)THIDWBUkładliczącySDPA(mainprocessingunit)D 7,T7-1D7,T7-2D71P71do układu liczącego (Main Processing Unit)load load loadCount RegisterDREG1Count RegisterDREG7”–1" ”–1"”–1"”1"Do kontrolera przeplotuP 7,T7-1P7,T7-2 8rejestrówFIFORejestry liczące wstecz aktualneczasy końcowe wątkówZnacznik zera z rejestru czasu końcowego procesoraRys. 5. Ukryty układ arbitrażu czasów końcowych (SDPA): a)schemat ogólny; b) struktura pamięci SDPAFig. 5. Shadow deadline processing arbiter (SDPA): a) generalview; b) the structure of the storage partUkryty układ arbitrażu czasów końcowych (SDPA) jest podstawowąmodyfikacją struktury przedstawionej w [10]. Podczasfazy inicjalizacji systemu układ SDPA zbiera dane przechowywanew tablicach (Pliki P/D). Tablice P/D zawierają listy odpowiednichparametrów ryzyka i czasów końcowych wszystkichzadań realizowanych przez każdy wątek. Informacje zawartew plikach P/D są wykorzystywane do korekcji sekwencji identyfikatorówwątków. SDPA pracuje współbieżnie z systememi niezależnie od głównego procesu obliczeniowego – potokumikroprocesora. Ten element określamy, jako ukryty (dokładniecień), ponieważ pracuje w tle głównego procesora. Dziękitemu, SDPA nie ogranicza wydajności systemu. Ponadto, pozwalaefektywniej wykorzystać dostępne zasoby. SDPA kontaktujesię z kontrolerem przeplotu za pomocą sygnałów sterujących,wysyła dane w postaci zmodyfikowanych sekwencjiidentyfikatorów wątków oraz czyta identyfikator aktualnie przetwarzanegowątku. Zakładając, że podczas inicjalizacji, układarbitrażu pobiera zawartość rejestrów czasów końcowychz pliku rejestrów wątków, można powiedzieć, że jest on w staniekontrolować czasy końcowe. W każdym cyklu zegarowymSDPA dekrementuje swój odpowiedni rejestr czasu końcowego,który odpowiada aktualnemu THID. Taki mechanizm eliminujekonieczność stosowania dodatkowych zasobów sprzętowychoraz upraszcza strukturę ścieżki danych i sterowania.Układ arbitrażu pracuje w 2 trybach: synchronizacji typu Fork-Join (FJ) (‘0’) oraz trybie niezależnych zadań (IT) (‘1’). Zagadnieniazwiązane z modyfikacją sekwencji identyfikatorów dlaobu trybów zostaną opisane w następnym rozdziale. Na rys. 5zaprezentowano strukturę ukrytego układu arbitrażu.Koło pamięciImplementacja systemu pamięci w wielowątkowych aplikacjachczasu rzeczywistego wymaga bardzo wiele uwagi, ponieważczęsto decyduje o efektywności całego systemu. Jednak zewzględu na ograniczoną pojemność tej pracy zagadnienie tozostanie pominięte. Zainteresowanych czytelników odsyłamydo prac [9, 10]. Pomysł koła pamięci MW (Memory Wheel) jestzapożyczony z [9], jednakże obecne rozwiązanie jest znaczniebardziej skomplikowane oraz efektywniejsze od oryginału.Rozwiązanie zaproponowane w pracy [9] zakłada dokładneokna czasowe dla transmisji między wątkiem a główną pamięcią(13 cykli) i w skrajnym przypadku, gdy pierwsza próba kontaktunie powiedzie się, dany wątek musi czekać n×13 cykli!na następną możliwość zapisania danych (n odpowiada liczbieprzetwarzanych wątków). W prezentowanym systemie, gdydany wątek zakończy swoją operację (czas końcowy osiągnie0), a dane muszą być przesłane do głównej pamięci, kołopamięci ‘obraca się’ (jest przełączone) do odpowiedniego obszarui sterowanie zostaje przekazane układowi DMA. W takimprzypadku, potok zostaje zawieszony na kilka cykli (3-4), abynie utracić kontroli nad całym systemem wielozadaniowym.Zdecydowano się poświęcić ten krótki czas, (który w gruncierzeczy jest przewidywalny), aby zachować sekwencję zadań.Różne schematy arbitrażuZakładamy, że system czasu rzeczywistego ma ściśle zdefiniowanyzbiór procedur, operacji oraz zadań, które ma wykonać.Określony stan systemu, sytuacja lub czynniki zewnętrznewymuszają wykonanie odpowiednich zadań. Zadania sąprzypisane do wątków. Aby otrzymać system przewidywalnyczasowo, należy odpowiedni zaplanować harmonogram zadań.Programowany przeplot potoku zapewnia, że zadaniao wyższych priorytetach, krótszych czasach końcowych i/lub bardziej skomplikowanej strukturze (programie) są wywoływaneczęściej. Zakładamy, że krytyczny (najgorszymprzypadek) czas wykonania danego zadania w potoku jestznany [4]. Ponadto, system może spełnić wymagania czasowe,jeśli całkowita suma czasów końcowych w najgorszymprzypadku (WCT):7∑i=0Di≤WCT(warunek 1). Natomiastdany i-ty wątek powinien pojawiać się częściej w sekwencji,jeżeli: D i≤ WCT 8 (warunek 2). Sytuacja staje się bardziejzłożona, jeśli założymy możliwość dynamicznej rekonfiguracjiwątków oraz ich czasów końcowych. Wówczas, należy wziąćpod uwagę globalny parametr czasu krytycznego (GWCT):7 T7−1∑ ∑i=0 k = 0Di, k≤ GWCT (warunek 3).W dalszej części zostaną rozważone dwa tryby pracy układuFJ oraz IT.Elektronika 12/2010

Tryb synchronizacji Fork-JoinW trybie pracy Fork-Join (rys. 6) cały process obliczeniowyjest kontynuowany do momentu, gdy każde z zadań osiągniepunkt synchronizacji. Czasy końcowe odpowiadają, zatemczasom niezbędnym na wykonanie określonego zadania.Najprostszym przykładem takiego schematu jest algorytmszybkiego sortowania, który rozkłada się na podzadania.W chwili, gdy dany wątek zakończy swoją pracę, jego identyfikatorpowinien być zastąpiony innym, posiadającym w tymmomencie najwyższy priorytet. Jednak ta operacja musi byćdokonywana w inteligentny sposób, aby uniknąć sytuacji,w której dany wątek zajmuje potok zbyt długo (przeczyłoby toidei przeplotu). Dlatego jednostka SDPA powinna pracowaćrównolegle z głównym procesorem. Rysunek 7 przedstawiaprzykład modyfikacji sekwencji. Pozostaje otwarte pytanie jakzakończyć proces, tzn. jak postąpić w momencie, gdy zostanietylko jeden wątek. Wówczas można, np. zawiesić przeploti wykonywać operacje tego jednego wątku stosując mechanizmyprzeciwdziałania hazardom typowe dla procesorów typuRISC [2].Tryb niezależnych zadańKolejny tryb pracy, nazwany tutaj „niezależnymi zadaniami”,również wymaga modyfikacji, jednakże wymaga większejuwagi i doświadczenia od programisty. W tym trybie, zakładamy,że dany wątek po zakończeniu pierwszego zadania(osiągnięciu pierwszego czasu końcowego), może kontynuowaćswoją pracę. Wobec tego, trzeba cały czas analizowaćstan aktualnie wykonywanych zadań: zawartości rejestrówkońcowych i porównywać je z priorytetami. Dlatego układ arbitrażupracuje ‘z wyprzedzeniem’, tzn. przetwarza kolejnewartości pliku rejestrów P/D i powinien być gotów w momencienadejścia sygnału ze sterownika przeplotu, informującymo osiągnięciu czasu końcowego (rys. 5). Rys. 7a przedstawiagraf niezależnych zadań, a rys. 7b pokazuje przykładowąmodyfikację sekwencji identyfikatorów wątków THID.a)a)zadaniawykonywanerównolegleT 1T 10 T 11 T 12T 2sequential behavior XbeginT1 ();fork T10(); T11(); T12();join;t2();end behavior X;PUNKT SYNCHRONIZACJIT 00T 12T 01 T 20T 11T 02b)Początkowa sekwencjaTh7Th5Th5 Th7 Th5 Th4 Th3 Th4 Th2 Th7 Th6Sekwencja zmiennaTh0Sekwencja stałaSekwencja zmodyfikowana po zakończeniu pracy przez wątek Th7Th4 Th5 Th4 Th5 Th3 Th4 Th2 Th6 Th5Sekwencja zmiennaTh0Sekwencja stałab)Sekwencja początkowaTh7Th6 Th7 Th6 Th7 Th6 Th7 Th6 Th7 Th6Sekwencja zmiennaSekwencja stałaSekwencja zmodyfikowana po zakończeniu pierwszego zadania w wątku Th7.Th7 został uaktualniony nowym zadaniem z nowym czasem końcowym.100 → D7; D6 = 40; D5 = 80; D4 = 120; D3 = 200; D2 = 220; D1 = 300; D0 = 310.Th0Sekwencja w momencie, gdy tylko dwa wątki pozostały aktywneTh6Th5 Th6 Th5 Th7 Th6 Th7 Th4 Th7 Th6Th0Th1Th0 Th1 Th0 Th1 Th0 Th1 Th0 Th1 Th0Th0Sekwencja zmiennaSekwencja stałaSekwencja zmiennaSekwencja stałaRys. 6. Schemat wątków synchronizowanych w trybie Fork-Joini przykładowe przebiegi czasoweFig. 6. The scheme of threads synchronized in Fork-Join modeand examples of waveformsRys. 7. Schemat wątków synchronizowanych w trybie zadań niezależnychi przykładowe przebiegi czasoweFig. 7. The scheme of threads synchronized in independent tasksmode and examples of waveformsLiteratura[1] Lee E. A. and Messerschmitt D. G.: Pipeline interleaved programmableDSP’s Architecture. IEEE Transactions on Acoustics,Speech, and Signal Processing, ASSP-35(9), pp. 1320–1333,Sept. 1987.[2] Stallings W.: Reduced instruction set computer architecture, Proceedingsof the IEEE, vol. 76, no. 1, pp. 38–55, 1988.[3] Lim S., Bae Y. H., Jang G. T., Rhee B., Min S. L., Park C. Y., ShinH., Park K., Moon S., Kim C. S.: An Accurate Worst Case TimingAnalysis for RISC Processors. IEEE Transactions on SoftwareEngineering, Vol. 21(7), July 1995, pp. 593–604.[4] Thiele L.and Wilhelm R.: Design for Timing Predictability. Real-Time Systems, 28(2): 157–177, 2004.[5] Cazorla F. J., Knijnenburg P. M., Sakellariou R., Fernandez E.,Ramirez A.: Predictable Performance in SMT Processors: Synergybetween the OS and SMTs. IEEE Transactions on Computers,Vol. 55(7), Jul. 2006, pp. 785–799.[6] Micea M. V., Cretu V. I., Groza V.: Maximum Predictability in SignalInteractions with the Haretick Kernel. IEEE Transactions on Instrumentation& Measurement, Vol. 55(4), pp. 1317–1330, 2006.[7] Stephen A. Edwards, Lee E.A.: The Case for the Precision Timed(PRET) Machine. DAC 2007, June 4–8, 2007, San Diego, California.[8] CHESS Group, The Center for Hybrid and Embedded SoftwareSystems: http://chess.eecs.berkeley.edu/pret/[9] Lickly B., Liu I., Kim S., Patel H.D., Edwards SA, Lee E.A.: PredictableProgramming on a Precision Timed Architecture. Proceedings ofInternational Conference on Compilers, Architecture, and Synthesisfrom Embedded Systems (CASES), Oct., 2008, Atlanta, USA.[10] Pułka A., Milik A.: Multithread RISC Architecture Based on ProgrammableInterleaved Pipelining. Proceedings of IEEE ICECS2009 Conference, Medina-Hammamet, TUNISIA, Dec. 13–16,pp. 647–650.Elektronika 12/2010 43

Nienadzorowana korekcja CMA-DD i MMA-DDzniekształceń kanału transmisyjnego w obecnościstałego błędu synchronizacji kąta fazowegosygnałów nośnychdr inż. GRZEGORZ DZIWOKI, Politechnika Śląska, Instytut Elektroniki, GliwicePoprawny odbiór informacji przesyłanej w systemie transmisyjnymjest zakłócany wskutek nieidealnych warunków panującychw torze transmisyjnym łączącym nadawcę z odbiorcą. Jednymz takich czynników zakłócających, który odgrywa istotną rolęw procesie transmisji, są zniekształcenia liniowe wprowadzaneprzez kanał transmisyjny. Przyczyną ich występowania jestbrak stałej charakterystyki amplitudowej i liniowej charakterystykifazowej kanału transmisyjnego. W rezultacie, przesyłanainformacja, zakodowana za pomocą ciągu symboli, podlegaw dziedzinie czasu interferencji międzysymbolowej [1].Klasycznym sposobem walki z interferencją międzysymbolowąjest zastosowanie adaptacyjnych układów korekcyjnych.W ogólności, w mechanizmie działania korektora wyróżnianesą dwa etapy. Pierwszy, to tzw. korekcja zgrubna wykorzystującatransmisję znanej dla odbiornika sekwencji treningowej.W drugim etapie, tzw. fazie śledzenia, korektor wykorzystujepodejmowane w odbiorniku decyzje, co do wartości transmitowanychsymboli, do aktualizacji swoich parametrów. Poważnąsłabością metody klasycznej, ujawniającą się zwłaszczaw systemach rozsiewczych, jest strata na przepustowościw momencie nadawania ciągu uczącego. Rozwiązaniem jestzastosowanie algorytmów nienadzorowanych, które pozwalająna minimalizację zniekształceń tylko w oparciu o własnościstatystyczne nadawanych symboli informacyjnych [1].W przeprowadzonych badaniach wykorzystano dwa popularnerozwiązania metod korekcji nienadzorowanej – algorytmyCMA [2,3] i MMA [4,5]. Ponieważ w stanie ustalonym korekcjinienadzorowanej, ze względu na specyfikę konstrukcji funkcjibłędu, osiągana jest zazwyczaj tylko częściowa redukcja zniekształceń,dalszy przebieg procedury korekcyjnej odbywa sięprzy użyciu algorytmu sterowanego decyzjami. Istotnym elementemjest tutaj określenie momentu przełączenia pomiędzyalgorytmem nienadzorowanym, a sterowanym decyzjami.Zbyt wczesne przejście do fazy śledzenia może spowodowaćbłędne ustawienie parametrów korektora uniemożliwiająceredukcję zniekształceń. Z kolei zwlekanie z momentem przełączeniamoże niepotrzebnie wydłużyć czas zbieżności, poktórym osiągany jest minimalny poziom zniekształceń. Ciekawapropozycja mechanizmu przełączania pomiędzy trybamipracy korektora została przedstawiona w pracy [6].W niniejszym artykule podjęto analizę funkcjonowaniawyżej wymienionych metod korekcyjnych, w połączeniu z algorytmemmiękkiego przełączania, w obecności przesunięciafazowego. Badania te są o tyle ciekawe, ponieważ dotychczasoweanalizy zawarte w [6] uwzględniały jedynie warunekpełnej synchronizacji częstotliwości nośnych.Model systemu transmisyjnego i warunkiprzeprowadzenia symulacjiPodczas wykonywania eksperymentów numerycznych wykorzystanomodel systemu transmisyjnego w paśmie podstawowymz dwukrotnym nadpróbkowaniem, którego schemat blokowyzostał zaprezentowany na rys. 1. Informacja wysyłana44sdo kanału jest kodowana symbolami ze zbioru dwuwymiarowejkonstelacji QAM o liczności 16 lub 64 elementów. Przyjęto,że wystąpienie każdego z symboli jest jednakowo prawdopodobnei są one względem siebie wzajemnie niezależne.Konstelacja sygnałowa jest symetryczna, a zatem dla uniknięciapodczas odbioru niejednoznaczności spowodowanejprzesunięciem fazowym o wartości 90 stopni, stosowane jestkodowanie różnicowe. Model kanału o współczynnikach h =[0,1; 1; 0,1; 0,2; 0,1; -0,2; 0,7; 0,1; -0,3] uwzględnia założenieo nadpróbkowaniu. W związku z tym kolejne jego współczynnikisą oddalone w czasie o wartość równą połowie okresumodulacji. Poza zniekształceniami wywołanymi przez kanał,transmitowane symbole są zakłócane addytywnym i niezależnymszumem białym o mocy, przy którym stosunek mocysygnału do mocy szumu na wejściu odbiornika wynosi 30 dB.W odbiorniku, funkcję korektora liniowego pełni filtr o skończonejodpowiedzi impulsowej. Liczba współczynników filtrujest równa 15 i w czasie startu procedury korekcji wszystkiewartości są wyzerowane poza współczynnikiem o indeksie 7,którego wartość początkowa jest równa jedności. W przypadku,gdy algorytm korekcyjny nie ma możliwości korekcji przesunięciafazowego, stosowany jest dodatkowy, jednowspółczynnikowyukład minimalizacji błędu fazy.W fazie korekcji zgrubnej stosowane są dwa algorytmy korekcjinienadzorowanej – CMA i MMA. Pierwszy z nich tzw.algorytm stałej obwiedni (CMA), uaktualnia współczynnikiukładu korekcyjnego według następującego wzoru:2*( y(n)−R2) y(n)x(n−)w( n+ 1)=w(n)−µ k,kkanałhkn+x korektor y z dec(z)wRys. 1. Schemat blokowy uproszczonego systemu transmisyjnegow paśmie podstawowymFig. 1. A simplified baseband transmission systemCMgdzie R 2jest poziomem odniesienia o wartości:[[ ]4]2Es R 2= ,(2)Esw k(n) to wartość k-tego współczynnika filtru w n-tej chwili czasowej,µ CMto krok adaptacji, y(n) sygnał wyjściowy korektora,x (n-k) to przynależna k-temu współczynnikowi odpowiedzi impulsowejkorektora próbka jego sygnału wejściowego w n-tejchwili czasu, a symbol * oznacza sprzężenie zespolone.(1)Elektronika 12/2010

2−R RER RER IMR 2Symbole konstelacji 16-QAMSymbole odniesienia algorytmu RCDDPoziom odniesienia algorytmu CMAPoziom odniesienia algorytmu MMA−R IM-2-2 -1.5 -1 -0.5 0 0.5 1 1.5 2Rys. 2. Konstelacja sygnałowa 16-QAM z naniesionymi poziomami i symbolami odniesienia poszczególnych algorytmówkorekcyjnychFig. 2. The 16-QAM symbol constellation with the reference symbols and levelsSpecyficzną cechą algorytmu CMA jest jego nieczułośćna błędy synchronizacji fazy [3]. Wynika ona bezpośrednioz funkcji kosztu, definiowanej jako kwadrat z różnicypomiędzy kwadratem modułu próbki odebranego sygnał ya poziomem odniesienia R 2, który ma interpretację kwadratupromienia okręgu wykreślonego na płaszczyźnie zespolonej(rys. 2). Nieczułość fazowa algorytmu CMA wydaje się byćpożądaną cechą, ponieważ początkowy etap korekcji możebyć realizowany pomimo występowania zakłóceń fazowych.Niemniej występujące przesunięcie fazowe nie pozwala naskuteczne przejście do fazy śledzenia, ponieważ odbieranesymbole tworzą konstelację sygnałową skręconą w stosunkudo oryginalnej postaci, pomimo że formują odrębne obszary,którym można by przyporządkować poprawne wartości symboli.Podejmowane w tej sytuacji decyzje w układzie dekoderabyłyby z dużym prawdopodobieństwem błędne, prowadzącostatecznie do niepoprawnych ustawień układu korekcyjnego.Konieczne jest więc zastosowanie albo niezależnej procedurykorekcji fazy lub zastąpienie algorytmu CMA innym, wyposażonymw mechanizm eliminacji przesunięcia fazowego.Przykładem takiego algorytmu, łączącego synchronizacjękąta fazowego sygnałów nośnych nadajnika i odbiornikaz minimalizacją zniekształceń liniowych, jest drugi stosowanyw niniejszych badaniach symulacyjnych algorytm określanyakronimem MMA. W rzeczywistości jest to modyfikacja metodystałej obwiedni polegająca na tym, że zniekształceniaskładowej rzeczywistej i urojonej sygnału zespolonego minimalizowanesą niezależnie. Poszczególnym składowym przypisanyjest oddzielny poziom odniesienia wyznaczany wedługtakiej samej zasady jak w przypadku algorytmu CMA, z tym żew obliczeniach uwzględnia się odpowiednio tylko część rzeczywistąlub urojoną symboli oryginalnej konstelacji (rys. 2).Również współczynniki korektora adaptowane są niezależnie.Równanie aktualizujące ich część rzeczywistą ma następującąpostać:2*( RERE) RE w( n+ 1)=w(n)−µ y(n)−Ry(n)x(n−k. (3)RE, kRE,kMM)Dla części urojonej jest ono analogiczne tylko w miejsce częścirzeczywistej sygnału wyjściowego korektora stosuje sięjego część urojoną i odpowiadający jej poziom odniesienia.W alternatywnym podejściu, polegającym na niezależnejkorekcji przesunięcia fazowego, niezbędnej przy minimalizacjizniekształceń algorytmem CMA, zastosowano prostyalgorytm RCDD sterowany decyzjami dec(z n) podjętymi przyużyciu zredukowanej konstelacji sygnałowej, składającej sięz czterech symetrycznych symboli odniesienia, po jednymdla każdej ćwiartki zespolonej płaszczyzny sygnałowej [7,8].Równanie aktualizacji kąta fazowego charakteryzuje wzór: ϕ(n+ 1)=ϕ(n)−µImz(n)-decz(n)z(n), (4)gdzie Im{.} oznacza część urojoną, a z(n) to sygnał na wejściuukładu decyzyjnego o zredukowanej konstelacji.Po zakończeniu fazy korekcji zgrubnej następuje przejściedo algorytmu sterowanego decyzjami z pełną konstelacją sygnałową[1].Moment przejścia pomiędzy fazą zgrubną a śledzeniaustalany jest automatycznie przy pomocy algorytmu „Run&Go”[6]. Procedura przełączania wykorzystuje tzw. zmienny obszarwiarygodności utworzony wokół każdego z symboli oryginalnejkonstelacji sygnałowej. Jeżeli wartość odbieranej próbki sygnałuznajduje się wewnątrz takiego obszaru uruchamiany jestalgorytm DD. W przeciwnym wypadku przeprowadzana jest korekcjanienadzorowana. Rozmiar obszaru wiarygodności określanyjest na podstawie wartości estymatora wariancji błędu algorytmusterowanego decyzjami. Im wartość estymatora błędujest mniejsza tym obszar jest większy i odwrotnie. Do obliczeńwartości niniejszego estymatora wykorzystywano współczynnikpamięciowy o wartości równej 0,01.Wyniki symulacjiϕ*{ ( ( )}Zostały przeprowadzone następujące eksperymenty minimalizacjizniekształceń liniowych dla modelu systemu transmisyjnegoz rysunku 1, uwzględniające stałe przesunięcie fazoweze zbioru φ = [0 o , 15 o , 30 o , 45 o ]:– korekcja nienadzorowana MMA,– korekcja nienadzorowana CMA,– korekcja CMA-DD z mechanizmem miękkiego przełączaniaz dodatkową korekcją fazy algorytmem RCDD,– korekcja MMA-DD z mechanizmem miękkiego przełączania.Elektronika 12/2010 45

ISI-10-15CMA vs. MMA, 16-QAMCMAMMA, φ 0=0MMA, φ 0=15 oMMA, φ 0=30 oMMA, φ 0=45 o-10-11-12-13-14CMA vs MMA, 64-QAMCMAMMA, φ 0=0 oMMA, φ 0=15 oMMA, φ 0=30 oMMA, φ 0=45 oISI-15-20-16-17-18-250 1000 2000 3000 4000 5000 6000n-19-200 1000 2000 3000 4000 5000 6000nRys. 3. Charakterystyka poziomu zniekształceń w toku realizacji procedur korekcyjnych CMA i MMA dla konstelacji sygnałowych16-QAM i 64-QAM (uśredniona dla 100 niezależnych prób)Fig. 3. Distortion level for the CMA and the MMA equalization scheme in the transmission system with 16-QAM and 64-QAM symbolconstellation (average over 100 independent trials)ISI0-5-10-15-20CMA-DD vs MMA-DD, 16-QAMCMA, =0 o0CMA, 0=15 oCMA, 0=30 oCMA, 0=45 oMMA, 0=0 oMMA, =15 o0MMA, 0=30 oISI-6-8-10-12-14-16CMA-DD vs MMA-DD, 64-QAMCMA, 0=0 oCMA, 0=15 oCMA, 0=30 oCMA, 0=45 oMMA, 0=0 oMMA, 0=15 oMMA, 0=30 oMMA, 0=45 o-18-25-20MMA, 0=45 o 0 1000 2000 3000 4000 5000 6000-300 1000 2000 3000 4000 5000 6000n-22nRys. 4. Charakterystyka poziomu zniekształceń w toku realizacji procedur korekcyjnych CMA-DD i MMA-DD dla konstelacji sygnałowych16-QAM i 64-QAM (uśredniona dla 100 niezależnych prób)Fig. 4. Distortion level for the CMA-DD and the MMA-DD equalization scheme in the transmission system with 16-QAM and 64-QAMsymbol constellation (average over 100 independent trials)Na rysunku 3 zaprezentowano porównanie przebiegu procedurykorekcyjnej dla n=6000 symboli z konstelacji 16-QAMi 64-QAM przy zastosowaniu tylko algorytmu CMA lub MMA(wyłącznie faza korekcji zgrubnej). Można zauważyć, że poziominterferencji w stanie ustalonym procedury korekcyjnejosiąga mniejsze wartości dla algorytmu MMA, ale jednocześnieobserwowany jest wpływ przesunięcia fazowego na szybkośćosiągania poziomu minimalnego. Otrzymane wyniki wskazują,że algorytm CMA jest w stanie bardzo szybko dokonać minimalizacjizniekształceń, niemniej konieczne jest tutaj zastosowaniedodatkowego układu eliminacji przesunięcia fazy, abybyło możliwe skuteczne przejście do fazy śledzenia.Wyniki minimalizacji zniekształceń przy zastosowaniuautomatyzacji przejścia pomiędzy dwoma trybami korekcjizostały z kolei przedstawione na rys. 4. Występują różnicew wynikach w zależności od stopnia złożoności konstelacji.Dla małych konstelacji (16-QAM) zastosowanie CMA-DDz RCDD pozwala na szybsze osiągnięcie minimum, choć dlamaksymalnego błędu fazy wynoszącego 45 stopni dostrzegalnejest wyraźne spowolnienie redukcji poziomu zniekształceń.Ma to związek z niezależną pracą dwóch algorytmów, CMAi RCDD dodatkowo kontrolowanych mechanizmem przełączaniado fazy DD. Zauważalne spowolnienie ma prawdopodobnyzwiązek z przełączaniem pomiędzy korekcją CMA,a DD przy niepełnej korekcji kąta fazowego. Szczególnie tenefekt jest widoczny dla konstelacji 64-punktowej. Nie do końcaskompensowane przesunięcie fazy powoduje, że nie można46osiągnąć pożądanego efektu szybkiego przejścia do fazy sterowanejdecyzjami. Otrzymane wyniki sugerują, że lepszymwyborem dla fazy korekcji zgrubnej przy automatyzacji przełączaniajest algorytm MMA. Ale należy mieć także na uwadze,że w przypadku gdy korekcja przesunięcia fazowego zostaniedokonana szybciej, lepszym rozwiązaniem może okazać sięalgorytm CMA.Uwagi końcoweW artykule przedstawiono wyniki badań eksperymentalnychprzebiegu korekcji zniekształceń liniowych kanału transmisyjnegoprzy pomocy połączonych mechanizmem przełączaniaalgorytmów nienadzorowanego i sterowanego decyzjami,w przypadku występowania w systemie transmisyjnym stałegoprzesunięcia fazy. Otrzymane wyniki prezentują potencjałalgorytmu CMA do redukcji zniekształceń w fazie korekcjizgrubnej. Przebieg korekcji uniezależniony od przesunięciafazowego pozwala w sposób zdecydowanie najszybszy osiągnąćstan ustalony w tej fazie korekcji. Słabością jest w tym wypadkuwpływ błędu fazy na skuteczność przełączania do trybuz algorytmem sterowanym decyzjami. Niepełne skompensowanieprzesunięcia fazy przy użyciu algorytmu RCDD w momenciegdy ustalony został minimalny poziom zniekształceńliniowych dla fazy zgrubnej, powoduje wydłużenie czasu trwaniaokresu, po którym osiągana jest minimalna wartość zniekształceńdla całej procedury korekcyjnej. W konkurencyjnymElektronika 12/2010

ozwiązaniu gdzie został użyty algorytm MMA obserwowanejest jednostajne obniżanie poziomu zniekształceń, aczkolwiekwraz ze wzrostem kąta przesunięcia fazowego czas zbieżnościulega wydłużeniu.W przypadku konstelacji 16-QAM, algorytm CMA-DD wrazz kompensacją fazy RCDD osiąga, w porównaniu z MMA-DD,korzystniejsze wyniki czasu zbieżności. Jednak wraz ze wzrostemzłożoności konstelacji ujawnia się wpływ braku synchronizacjifazy powodujący w konsekwencji wydłużanie zbieżności.Jest to spowodowane błędami podczas podejmowania decyzjiw układzie dekodera w fazie śledzenia, których przy złożonychkonstelacjach, jak przykładowa 64-QAM jest o wiele więcej.Otrzymane wyniki wskazują na konieczność dalszego, bardziejwnikliwego przeanalizowania procesu procedury przełączaniaw obecności błędu fazy. W szczególności, istotne jestwprowadzenie takich modyfikacji, które pozwoliłyby metodzieCMA-DD w pełni zademonstrować swój potencjał. Wiąże sięto przede wszystkim z doborem odpowiedniej metody kompensacjiprzesunięcia fazowego, zapewniającej wystarczającąminimalizację błędu fazy zanim nastąpi intensyfikacjaprzełączeń pomiędzy fazą zgrubną a śledzenia proceduryminimalizacji zniekształceń liniowych.Literatura[1] Ding Z. and Li Y.: Blind Equalization and Identification. New Jork:Marcel Dekker, Inc., 2001.[2] Godard D.: Self-recovering equalization and carrier tracking intwo dimensional data communications systems. IEEE Transactionson Communications, vol. vol. COM-28, pp. 1867–1875, November1980.[3] Johnson C. et al.: Blind equalization using the CM criterion: A review.Proc. IEEE, vol. 86, pp. 1907–1926, Oct. 1998.[4] Oh K. N. and Chin Y. O.: New blind equalization techniquesbased on constant modulus algorithm. in Proc. IEEE Globalelecommunications Conference, Singapore, November 1995,pp. 865–869.[5] Werner J. J. et al.: Blind equalization for broadband access.IEEE Communication Magazine, pp. 87–93, April 1999.[6] Chung W. and You C.: Fast recovery blind equalization for timevaryingchannels using Run-and-Go approach. IEEE Trans.Broadcast., vol. 53, no. 3, pp. 693–696, Sept. 2007.[7] He L. et al.: A hybrid adaptive blind equalization algorithm forQAM signals in wireless communication. IEEE Trans. SignalProcess., vol. 52, no. 7, pp. 2058–2069, July 2004.[8] Dziwoki G.: Some remarks on the reduced constellation decision-directedblind phase correction. in Proc. The 15th IEEEMediterranean Electrotechnical Conference, Valletta, Malta,April 2010.Losowość generatora łączonego TRNGwykorzystującego metodę z próbkowaniem wyjściageneratora pierścieniowegodr hab. inż. MIECZYSŁAW JESSA, mgr inż. MICHAŁ JAWORSKIPolitechnika Poznańska, Wydział Elektroniki i TelekomunikacjiGeneratory liczb prawdziwie losowych (TRNGs) są jednymz najważniejszych elementów współczesnych systemówkryptograficznych. Z praktycznego punktu widzenia powinnyto być konstrukcje czysto cyfrowe, a z punktu widzenia kryptografii,implementowalne w układach reprogramowalnychFPGA. Zaletą implementacji w FPGA jest to, że użytkowniknie ma dostępu do elementów składowych systemu. Atakującynie może manipulować bitami, przynajmniej bezpośrednio,dla osiągnięcia własnych celów. Chociaż FPGA to układy cyfrowe,znaleziono zjawiska, które mogą być źródłem losowości.Są to na przykład stany metastabilne [1], szybkozmiennefluktuacje fazy (ang. jitter) [2, 3] lub konflikty w dostępie dopamięci CMOS [4]. Wadą proponowanych rozwiązań jest to,że ciągi wyjściowe są obciążone i nie spełniają wszystkich testówstatystycznych NIST 800-22 opracowanych na potrzebykryptografii [5]. W rezultacie ciągi wytwarzane przez generatorymuszą być poddane dodatkowym operacjom matematycznym,które określa się angielskim terminem post-processing.Zastosowanie dodatkowych operacji znacząco zmniejszaszybkość ciągu wyjściowego. Obecnie jest to kilka Mbit/s. Jestto podstawowa wada proponowanych metod.W 2008 r. Wold i Tan zaproponowali, aby w pojedynczymukładzie FPGA zaimplementować wiele generatorówpierścieniowych RO (ang. Ring Oscillators), których wyjściabędą próbkowane sygnałem tego samego generatora, np.kwarcowego [6]. Po połączeniu XOR strumieni bitów wytwarzanychprzez wiele generatorów otrzymali ciąg, któryspełnia wszystkie testy z pakietu NIST 800-22 bez potrzebystosowania dodatkowego przetwarzania. Rok później Woldi Petrović przedstawili generator wykorzystujący opisanąideę, który wytwarza ciągi binarne z szybkością 300 Mbit/s, spełniające wszystkie testy NIST [7]. W tym samym rokuN. Bochard, F. Bernard oraz V. Fischer wykazali w eksperymenciesymulacyjnym, że generator Wolda i Tana możespełnić wszystkie testy statystyczne nawet wtedy, gdy generatorypierścieniowe nie wytwarzają szybkozmiennychfluktuacji fazy, a więc są pozbawione źródła losowości [8].Innymi słowy, bardzo dobre właściwości statystyczne są rezultatemmechanizmu deterministycznego. Zatem generatorWolda i Tana niekoniecznie jest źródłem ciągów prawdziwielosowych (generatorem TRNG).W pracy pokazujemy, że nawet mała ilość losowości,obecna w pojedynczym RO, ulega zwiększeniu ze wzrostemliczby generatorów pierścieniowych użytych do budowy generatoraWolda i Tana. Aby ocenić ten proces zaproponowaliśmynową metodę rozróżniania losowości prawdziwej (ang.true randomness) i losowości deterministycznej (ang. deterministicrandomness), obecnych w strumieniach wyjściowychrozważanych generatorów TRNG. W eksperymencie z rzeczywistymukładem FPGA (Virtex-5) pokazaliśmy, że generatorWolda i Tana może dostarczyć prawdziwej losowości. Warunkiemjest jednak to, aby strumień wyjściowy był utworzonytylko z niektórych elementów ciągu wytwarzanego przez generatorTRNG.Elektronika 12/2010 47

Generator łączony TRNG wykorzystującygeneratory pierścienioweNajprostszym źródłem prawdziwie losowych ciągów binarnychw układach cyfrowych jest generator pokazany na rysunku 1.Podstawowym źródłem losowości dla tego generatora sąszybkozmienne fluktuacje fazy obecne w sygnale generatorapierścieniowego. Częstotliwość f Hjest od kilku do kilkudziesięciurazy większa od częstotliwości f L. Drugim generatorem jestnajczęściej generator kwarcowy.Uogólnieniem generatora z rys. 1 są generatory pierścienioweFibonacciego i generatory pierścieniowe Galois. Sąone złożone z pewnej liczby negatorów połączonych kaskadowoz bramkami XOR. Ponieważ cała struktura może miećkonfigurację Fibonacciego albo Galois, dlatego nazwa generatorpierścieniowy Fibonacciego albo Galois [9].Z punktu widzenia teorii liczb losowych i pseudolosowych,generator zaproponowany przez Wolda i Tana jest generatoremłączonym. Strumienie wyjściowe K niezależnych generatorówźródłowych są łączone za pomocą operacji modulo2 w jeden strumień wyjściowy (rys. 2). Każdy z generatorówźródłowych ma strukturę pokazaną na rys. 1. Wynik łączeniajest przechowywany w buforze i przesyłany dalej do urządzeniazewnętrznego, np. komputera.W pracy [7] pokazano, że generator z rysunku 2, zaimplementowanyw układzie Altera Cyclone II FPGA, wytwarzaciągi binarne, które spełniają wszystkie testy statystycznez pakietu NIST już dla. W naszym eksperymencie zastosowaliśmyukład FPGA Virtex-5 wyprodukowany przez firmę Xilinx(XC5VLX50T) [10]. Ponieważ struktury z rys. 2 nie możnazrealizować bezpośrednio, gdyż dostępne bloki LUT mają zamało wejść, zaproponowaliśmy inny schemat, równoważnyfunkcjonalnie schematowi z rys. 2 (rys. 3).Rys. 1. Próbkowanie sygnału wyjściowego generatora pierścieniowegojako metoda wytwarzania bitów losowych; τ – opóźnienieFig. 1. Jitter oscillator sampling as a method of producingrandom bits; τ – a delayRys. 2. Generator łączony złożony z K generatorów z rysunku 1Fig. 2. Combined generator composed of K generators from Figure148Rys. 3. Modyfikacja generatora z rysunku 2 zachowująca funkcjonalnośćFig. 3. A modification of the generator from Figure 2 preservingits functionalityZałożyliśmy, że generatory źródłowe mają częstotliwościf H, k, k = 1, 2,..., K, które są bliskie f L, ale nie są mniejsze od f L.Podobne założenie przyjęto we wcześniejszej naszej pracy[11], w której pokazano, że generator łączony spełnia wszystkietesty statystyczne także wtedy, gdy częstotliwości f H, ksąbliskie częstotliwości f L. W metodzie zaproponowanej przezWolda i Tana są one znacząco większe od f L. Z pracy [11] wynikatakże, że sposób realizacji opóźnienia τ nie ma znaczącegowpływu na liczbę K generatorów źródłowych, dla którychsą spełnione wszystkie testy NIST 800-22.W obecnej pracy założono, że f L= 300 MHz. Tak więcszybkość bitowa strumienia wyjściowego wynosiła 300 Mbit/s.Częstotliwości f H, kspełniały warunek f H, k> 300 MHz, k = 1,2,..., K. Generatory, których częstotliwości nie spełniały tegowarunku były konstruowane ponownie, aby spełnić to wymaganie.W tym celu wystarczyło zmienić lokalizację elementóww strukturze FPGA. Do tego celu wykorzystano program Floorplanner[10]. Elementem opóźniającym τ może być kaskadazłożona z parzystej liczby negatorów, kaskada przerzutnikówtypu D lub linia opóźniająca wbudowana w układ Virtex-5.Dla oceny akumulacji losowości w funkcji liczby K generatorówźródłowych wybrano rozwiązanie z generatorami o najmniejszychfluktuacjach fazy. Ten warunek spełniły RO z liniąopóźniającą złożoną z jednego przerzutnika typu D. W eksperymenciezrezygnowano z wykorzystania linii opóźniającejwbudowanej w Virtex-5, gdyż nie jest ona dostępna w większościukładów FPGA. Wielkość fluktuacji fazy oszacowano zapomocą oscyloskopu Tektronix TDS 7104 ze specjalistycznymoprogramowaniem. Wszystkie testy z pakietu NIST 800-22były spełnione dla K ≥ 40. Liczba ta różni sie od podanej przezWolda i Petrovića (K = 25). Widzimy dwie przyczyny tego stanu.Po pierwsze, Wold i Petrović wykorzystali generatory pierścienioweo większych fluktuacjach fazy, złożone z negatorów. Podrugie, przeprowadzili proces optymalizacji, na przykład odpowiedniorozmieszczając generatory pierścieniowe w FPGA,tak aby testy NIST były spełnione dla możliwie małego K.W naszym przypadku lokalizacja generatorów w strukturzeFPGA była przypadkowa. Jedynym stosowanym kryterium byłwarunek f H, k> 300 MHz, k = 1,2,...,K. Wyniki testów NIST dlageneratora TRNG złożonego z 40 generatorów źródłowychzawiera tabela 1. Metodologia postępowania była identycznado opisanej w pracy [11]. Najpierw określana jest proporcjaciągów R t, które zdają dany test. Następnie sprawdza się,czy rozkład tzw. P-wartości otrzymanych dla różnych ciągówjest rozkładem równomiernym w przedziale [0, 1]. W tym celuprogram opracowany przez NIST wykonuje test χ 2 Pearsona.Elektronika 12/2010

Tab. 1. Wyniki testów statystycznych NIST 800-22 dla generatora łączonego(K = 40)Tab. 1. The results of NIST 800-22 statistical for the combined generator(K = 40)Rodzaj testuPojedynczygeneratorGeneratorłączonyR βP TR βP TTest częstości 0,0010 0,00000 0,9870 0,34085Blokowy test częstości 1,0000 0,00000 0,9910 0,37110Test skumulowanych sum* 0,0270 0,00000 0,9860 0,20607Test ciągów 0,0000 0,00000 0,9930 0,49929Test na najdłuższy ciągjedynek w blokuTest stopnia macierzybinarnej0,0000 0,00000 0,9885 0,964690,0000 0,00000 0,9895 0,66313Test spektralny DFT 0,0000 0,00000 0,9910 0,79156Test dopasowania nienakładającychsię wzorców*Test dopasowanianakładających się wzorców0,0000 0,00000 0,9835 0,018220,0000 0,00000 0,9865 0,38382Test uniwersalny Maurera 0,0000 0,00000 0,9835 0,01260Test przybliżonej entropii 0,0000 0,00000 0,9920 0,08276Test błądzenia losowego* – – 0,9836 0,00053Test wariancji błądzenialosowego**0,1782 0,00000 0,9853 0,02044Test serii* 0,0000 0,00008 0,9860 0,34404Dla testu oblicza się P-wartość, oznaczaną jako P T. Jeżeli R tjest większe od R min= 0,98332542, a P Tjest nie mniejsze od0,0001, to przyjmuje się, że badany ciąg spełnia dany test.Liczbę R min= 0,98332542 otrzymujemy dla poziomu istotnościtestów β = 0,01 oraz dla 2000 badanych ciągów, każdy o długości10 6 bitów [5], [11]. Symbol „*” oznacza, że test składasię z kilku testów szczegółowych, a w tabeli pokazano wyniknajgorszy. Zapis „**” wskazuje, że najmniejsza wartość potrzebnado zaliczenia tego testu, złożonego z kilku testówszczegółowych, wynosi 0,9815 (w tabeli pokazano wyniknajgorszy).Rozróżnianie losowości i pseudolosowościw generatorach TRNGW pracy [9] zauważono, że sygnał wyjściowy generatorapierścieniowego zawiera zarówno fluktuacje fazy o charakterzeniedeterministycznym, co jest pożądane dla zastosowańw kryptografii oraz deterministycznym. Ponieważ testy statystycznemogą spełnić ciągi wytwarzane przez źródła niedeterministycznelub deterministyczne, istotne jest dysponowanienarzędziem, które rozróżni oba źródła. Jeżeli testy są spełnionedla źródeł wytwarzających wyłącznie fluktuacje fazy o charakterzedeterministycznym, to mówimy o pseudolosowościgeneratora. Jeżeli zdają je ciągi wytwarzane dzięki obecnościwyłącznie fluktuacji fazy o charakterze niedeterministycznym,to mówimy o tzw. prawdziwej losowości, lub krócej, o losowościgeneratora [9]. W przypadku generatora z rysunku 1losowość od pseudolosowości możemy odróżnić za pomocąmechanizmu restartów zaproponowanego w pracy [9]. W tymcelu startujemy wielokrotnie generator z tymi samymi warunkamipoczątkowymi. W przypadku generatora pierścieniowegowystarczy zamienić negator z rysunku 1 na bramkę NANDwyzwalaną sygnałem zewnętrznym. Jeżeli spełnienie testówzawdzięczamy pseudolosowości, to po każdym restarcie powinniśmyotrzymać ten sam ciąg. W przeciwnym przypadkuciągi będą się różnić. Autorzy pracy [9] zapamiętywali przebiegiwytwarzane przez generator pierścieniowy dla 1000restartów. Ilość losowości obecna w ciągach była mierzonapoprzez obliczenie odchylenia standardowego dla 1000 krzywych(po zbiorze) w funkcji czasu. Jeżeli wartość odchyleniastandardowego była duża, to twierdzono, że w danej chwiliza generację bitu odpowiadają przede wszystkim fluktuacjefazy o charakterze niedeterministycznym. W przeciwnym raziedominujące znaczenie mają fluktuacje fazy o charakterzedeterministycznym [9].Opisane podejście zajmuje dużo czasu, wymaga dysponowaniadrogim sprzętem pomiarowym i nie dostarcza ostregokryterium, które pozwoliłoby na stwierdzenie, czy dany bitjest produktem zjawisk niedeterministycznych czy też deterministycznych.Nasza propozycja rozróżnienia losowości odpseudolosowości polega na wykonaniu M testów χ 2 zgodnościrozkładu dla N-bitowych ciągów wyjściowych generatorałączonego, gdzie N jest liczbą restartów, a M jest liczbą bitówwytwarzanych dla jednego restartu. Jeżeli dla danej chwiliczasowej m = 1,2,...,M test χ 2 jest spełniony, to uważamy, żedla danego poziomu istotności testu nie ma podstaw do odrzuceniahipotezy, iż m-ty bit otrzymano w wyniku obecnościw sygnałach generatorów pierścieniowych szybkozmiennychfluktuacji fazy o charakterze niedeterministycznym. Wartośćstatystyki χ 2 obliczano ze wzoru:( )nN2i− N ⋅ Pi χ = ∑ ,(1)i N ⋅ Pgdzie n jest liczbą rozłącznych podzbiorów zawierającychpróbki [12]. Liczba jest liczbą elementów w i-tym podzbiorze,a jest oczekiwaną liczbą elementów w tym podzbiorze. Jeżelihipoteza o zadanym rozkładzie jest prawdziwa, to statystyka(1) dąży asymptotycznie do rozkładu chi-kwadrat z n-r-1 stopniamiswobody, gdzie r jest liczbą estymowanych parametrów[12]. Wartość statystyki obliczona ze wzoru (1) jest porównywanaz wartością krytyczną odczytaną z tablic rozkładu χ 2 cz n-r-1 stopniami swobody. W naszym przypadku jest r = 0.Dla ciągu binarnego mamy n = 2, co daje jeden stopień swobody.Przyjmując poziom istności testu β = 0,01 otrzymujemywartość krytyczną statystyki równą 6,635. Jeżeli wartośćstatystyki (1) jest mniejsza od 6,635, to nie ma powodów doodrzucenia hipotezy (na poziomie istotności β = 0,01), że zerai jedynki w m-tym, N-elementowym ciągu występują z tą samączęstością. Jeżeli hipoteza o akumulowaniu ze wzrostem Kfluktuacji fazy o charakterze niedeterministycznym jest prawdziwa,to test χ 2 powinien być spełniony dla coraz mniejszychm. Tabela 2 zawiera wyniki otrzymane dla 2048 restartów generatoraz rysunku 3. Za każdym razem długość generowanegociągu wynosiła 20000 bitów. Pierwsza i czwarta kolumnazawierają liczbę generatorów źródłowych użytych do konstrukcjigeneratora łączonego. W drugiej i w piątej kolumniepodano najmniejszą wartość m (m min), dla której wartość statystykijest mniejsza od wartości krytycznej dla wszystkich chwilrównych lub większych od m. W trzeciej i w szóstej kolumniezamieszczono wartość statystyki χ 2 otrzymaną dla m min.W wyniku badań okazało się, że czas trwania wypowiedzima bardzo istotny wpływ na poziom błędów identyfikacji.Dalsze (powyżej 60s) wydłużenie tego czasu powinno skutkowaćosiągnięciem jeszcze lepszych wyników rozpoznawania.Niektóre wyniki identyfikacji prawdopodobnie zostałyzaburzone poprze nieodpowiedni dobór zbioru wypowiedzitestowych.i2Elektronika 12/2010 49

Tab. 2. Wyniki testu chi-kwadrat dla generatora łączonego TRNG z rysunku3Tab. 2. The results of chi-square test for the combined TRNG fromFigure 3m minK m minχ 2 K m minχ 21 14313 4.883 26 4919 0.9452 13735 3.611 27 4183 0.9453 13714 1.760 28 3132 0.0494 13991 0.633 29 2200 0.0705 12745 0.049 30 2309 1.6436 13409 2.820 31 2034 0.2817 12977 0.236 32 1030 0.1258 13294 0.861 33 1586 5.0809 12637 0.330 34 1109 0.50010 12171 1.758 35 1224 0.50011 12541 0.633 36 1543 1.03312 12531 0.049 37 993 1.42413 12224 0.195 38 986 1.12514 12341 0.781 39 357 1.75815 11686 0.008 40 113 0.04816 10987 0.031 41 156 1.12517 9095 0.000 42 599 0.09618 9924 2.674 43 136 0.19519 7349 0.282 44 278 0.00220 7842 1.125 45 182 4.13321 6230 0.782 46 38 1.42422 6946 1.221 47 97 0.04923 6174 0.049 48 89 3.28324 4969 0.125 49 42 0.29725 4470 2.393 50 42 6.340140001200010000800060004000200000 10 20 30 40 50Rys. 4. Wartości m minw funkcji KFig. 4. The values m minof as a function of KWykres wartości m minw funkcji liczby K generatorów źródłowychpokazano na rys. 4, wynika z niego, że gdy K rośnie,to m minmaleje, chociaż nieregularnie.KWnioskiPomimo tego, że generator łączony wytwarza ciągi zaczynającod tego samego stanu początkowego, generowane ciągirozbiegają się. W rezultacie od chwili m = m minprawdopodobieństwaotrzymania zera i jedynki w N-elementowym ciągusą równe. Ponadto, gdy K rośnie, to m minmaleje. Innymi słowy,dla danej chwili czasowej ze wzrostem liczby użytych generatorówźródłowych rośnie losowość N elementowego ciągu. Tejcechy nie mają fluktuacje fazy o charakterze deterministycznym,gdyż niezależnie od K, dla danej chwili m i tych samychwarunków początkowych, zawsze otrzymamy ten sam bit.Z tabeli 2 i rysunku 4 wynika także, że aby otrzymać ciąg losowy,np. dla zastosowań w kryptografii, ciąg wyjściowy powinienbyć utworzony z co j-tego elementu ciągu wytwarzanegoprzez generator łączony, gdzie j ≥ m min. Redukuje to znaczącoszybkość wytwarzania ciągu. Na przykład dla 50 generatorówźródłowych otrzymujemy zamiast 300 Mbit/s około 7,14 Mbit/s.Jest to liczba porównywalna z innymi rozwiązaniami generatorówliczb prawdziwie losowych. Oczekiwaną korzyścią z zastosowaniageneratora łączonego jest większa odporność nazmiany (celowe lub przypadkowe) warunków pracy generatora,np. temperatury.LITERATURA[1] Vasyltsov I., Hambardzumyan E., Kim Y.-S., and Karpinskyy B.:Fast digital TRNG based on metastable ring oscillator. in Proc.Workshop Cryptograph. Hardware Embed. Syst. CHES’2008,Washington, 2008, LNCS 5154, pp. 164–180.[2] Petrie C. S. and Connelly J. L.: A noise-based IC rndom numbergenerator for applications in Cryptography. IEEE Trans. Circuits andSyst. I, Fundam. Theory Appl., vol. 47, pp. 615–621, May 2000.[3] Bucci M., Germani L., Luzzi R., Trifiletti A., Varnonuovo M.:A high-speed oscillator-based truly random number source forcryptographic applications on a smartcard IC. IEEE Trans. onComputers, vol. 52, pp. 403–409, April. 2003.[4] Holcomb D. E., Burleson W. P., and Fu K.: Power-up SRAM stateas an identyfifying Fingerprint and source of true random numbers.IEEE Transactions on Computers, vol. 58, pp. 1198–1210,Sept. 2009.[5] Rukhin A., Soto J., Nechvatal J., Smid M., Barker E., Leigh S.,Levenson M., Vangel M., Banks D., Heckert A., Dray J., Vo S.:A statistical test suite for random and pseudorandom numbergenerators for cryptographic applications. NIST special publication800-22, National Institute of Standards and Technology,2001, USA, Available at: http://csrc.nist.gov/rng/.[6] Wold K. and Tan C. H.: Analysis and enhancement of randomnumber generator in FPGA based on oscillator rings. Proc. ofReConFig 2008, Cancun, 2008, pp. 385–390.[7] Wold K. and Petrović S.: Optimizing speed of a true randomnumber generator in FPGA by spectral analysis. Proc. of FourthInternational Conference on Computer Sciences and ConvergenceInformation Technology, ICCIT’09, 24-26 Nov., 2009,pp. 1105–1110.[8] Bochard N., Bernard F., and Fischer V.: Observing the randomnessin RO-based TRNG. Proc. of ReConFig 2009, 9–11 Dec.2009, pp. 237–242.[9] Dichtl M. and Golić J. D.: High speed true random number generationwith logic gates only, CHES 2007. Vienna, 2007, LNCS4727, pp. 45–62, 2007.[10] http://www.xilinx.com/support/documentation/virtex-5.htm[11] Jessa M., Jaworski M.: Genercja binarnych ciągów losowychw układzie Virtex-5. PAK, vol. 56, pp. 681–684, lipiec 2010.[12] Bratley P., Fox B. L., and Schrage L. E.: A Guide to Simulation.New York: Springer-Verlag, 1987.50Elektronika 12/2010

Zasady projektowania i właściwości optymalnychSTS ze sprzężeniem zwrotnym pracującychna granicy Shannonaprof. dr hab. ANATOLIJ PŁATONOW, Politechnika Warszawska, Instytut Systemów ElektronicznychPodstawowym zadaniem teorii projektowania bezprzewodowychsystemów przesyłania sygnałów (STS) jest zwiększenieich efektywności [1]. Oznacza to, że STS powinni zapewniaćmaksymalną szybkość, jakość i zasięg wiarygodnej transmisjisygnałów od peryferyjnych bloków nadawczych (PBN) dostacji bazowych (SB) przy minimalnym zużyciu energii, złożoności,rozmiarów i kosztów produkcji, a także optymalnymwykorzystaniu pasma kanałów. Generalne warunki rozwiązaniatego zawierającego wewnętrzne sprzeczności zadania sąznane ([2,3] i inne prace): zadaniem projektantów jest maksymalneprzybliżenie charakterystyk efektywności STS dogranicy Shannona. Jednakże, wyprowadzenie analitycznychzależności umożliwiających ścisłe rozwiązanie tego zadanianadal pozostaje zadaniem nierozwiązanym [2–4].Na rysunku 1 (por. monografię [2], rozdz. 10), granicęShannona pokazano jako linię dzielącą płaszczyznę efektywnościpasmo-moc na obszar systemów realizowalnych (kolorbiały) oraz nierealizowalnych (kolor zielony).R/ F0 [bit/s/Hz]R > CM=32 M=64M=16 •••M=8 ••M=4M=2 •Coher. non-ortog. MPSKE / N [dB]bξR < CRys. 1. Płaszczyzna efektywności pasmo-moc z oszacowaniamiefektywności systemów z koherentną nieortogonalną MPSK (zaznaczonokropkami)Fig. 1. The bandwidth-power efficiency plane with efficiencyevaluations of the systems with coherent non-orthogonal MPSK(denoted by points)Wielkości R i C [bit/s] opisują odpowiednio przepustowośći pojemność kanału. W postaci analitycznej granicę tą opisujewyrażenie:bitC2E F ⎛ ⎞0 FQ0 = 2 − 1 =, (1)2NξC ⎜ ⎟ log2(1 + Q )⎝ ⎠2 2gdzie wartość Q = W sygn / σ ξjest stosunkiem sygnał-szum(ang. SNR) na wyjściu kanału, W sygn [W] jest mocą transmitowanegosygnału, a σ [W]2ξi Nξ/ 2 = σ2 ξ/ 2F0[W/Hz] opisująodpowiednio średnią moc i dwustronną widmową gęstośćmocy szumu kanału rozpatrywanego, jako addytywny Gaussowskiszum biały (AWGN); F 0– szerokość pasma transmisyjnego.Wielkość E = W / C [J/bit] jest „energią bitu”,bit sygntzn. średnią energią potrzebną do transmisji jednego bitu in-bitformacji, a E / Nξreprezentuje bardziej wygodny do analizy[2, 3], „znormalizowany” SNR E / Nξ= F0Q / C , którybit2charakteryzuje efektywność systemu pod względem poborumocy. Z kolei, C/F 0[bit/s/Hz] określa efektywność wykorzystaniapasma kanału. Zależność (1) wynika z fundamentalnegowzoru Shannona na pojemność kanału z AWGN, określającego„idealną”, najbardziej efektywną wymianę moc nadajnika– szerokość pasma kanału.Niżej zostanie pokazane, że zadanie to może być właściwierozwiązane dla adaptacyjnych STS ze sprzężeniem zwrotnym(ASTS), a wyniki rozwiązania umożliwiają projektowaniesystemów pracujących na granicy (1). Inaczej niż w znanychobecnie STS z cyfrowym sprzężeniem zwrotnym, rozpatrywanetu ASTS wykorzystują nie cyfrową, a analogowa transmisjęsygnałów, co znacząco upraszcza ich część transmisyjnąeliminując przetworniki A/C i bloki kodowania). Stwarza to jakościowonowe możliwości dla badań analitycznych, pozwalającwprowadzić adekwatny model pracy całego ASTS przyużyciu zmiennych ciągłych oraz analityczny kryterium jakościi rozwiązać zadania pełnej optymalizacji, tj. optymalizacji jednocześniepracy części nadawczej i odbiorczej (SB) systemu.Wyniki rozwiązania tego zadania określają sposób projektowaniai parametry STS pracujących na granicy Shannona.Opis systemuCzęść nadawcza (na rysunku 2) składa się z układu próbkująco-pamiętającego(P-P) i nowego elementu – adaptacyjnegomodulatora amplitudy impulsów PAM (ang. Pulse-AmplitudeModulator) Σ + M1.xtx ν k kP-PΣMˆ kRys. 2. Schemat blokowy rozpatrywanego adaptacyjnego STS(ASTS)Fig. 2. Block-diagram of considered adaptive CS (ACS)`-`M1 K1 DMB ˆkBDM2k ,K2M2Peryferyjny blok nadawczy (PBN)eE s | x )Bkkk11 / Mks t,k-1ξ tζ kBk 1/ Mkxky% kM kBCPSStacja bazowa (SB)Rys. 3. Charakterystyka przejściowa adaptacyjnego modulatoraFig. 3. Transition function of adaptive modulatorxˆnElektronika 12/2010 51

( m)Zakłada się, że każda próbka x = x( m / 2 F ) Gaussowskiegosygnału wejściowego x t(o wartości średniej x 02i wariancji, σ ,0m = 1,2,... ; F – jednostronne pasmo sygnału)jest utrzymywana na wyjściu układu P-P (wejściu układuodejmującego Σ) przez czas T = 1/2F` i jest transmitowanaiteracyjnie, w ciągu k = 1,...,n cykli, w postaci ciągu krótkich(∆t 0= T/n) PAM-sygnałów. W każdym k-tym cyklu transmisjipróbki (k = 1,...,n) układ odejmujący Σ formuje sygnał różnicowyˆ( m) ( m) ( ) me = x − B podawany na wejście modulatora M1,kkgdzie B ˆk – sygnał sterowania obliczony w bloku BCPS i przesłanydo PBN przez kanał zwrotny M2-K2-DM2. Zakłada sięrównież, że próbki x (m) są transmitowane niezależnie. W dalszychbadaniach to założenie może być osłabione, ale w bieżącejpracy pozawala sprowadzić zadanie optymalizacyjnedo optymalizacji transmisji pojedynczej próbki x i ominąć wewzorach konieczność indeksacji poszczególnych próbek.Cechą szczególną adaptacyjnego modulatora Σ + M1jest założona możliwość nie tylko dostrajania w każdym cyklupołożenia B k, lecz także współczynnika wzmocnienia M kjego charakterystyki przejściowej (rys. 3). Inną szczególnościąwprowadzonego w pracy modelu matematycznego modulatora,omijaną w modelach powszechnie stosowanych jestbezpośrednie uwzględnienie efektu przemodulacji, z pozycjimatematycznej równoważnego nasyceniu transmitera przyzbyt dużych amplitudach sygnału na jego wejściu.Niżej rozpatrywany będzie PBN z modulacją dwuwstęgowąz stłumioną nośną DSB-SC (ang. Double-Side Band SuppressedCarrier). Wyniki dla STS z modulacją SSB-AM albopełną AM mogą być uzyskane po prostym przeliczeniu mocynadawanego sygnału w odpowiednich wzorach. Obliczanew bloku BCPS sterowania B ksą przesyłane do PBN przezkanał zwrotny z AWGN ζ k. Obecność tego szumu powodujebłędy ν kw odbieranych w PBN sygnałach: Bˆk = B k+ ν k, takżegaussowskie o zerowym średnim i wariancji σ 2. Do szumu ν ν kmogą być dołączone jako składowe, z odpowiednią poprawkąwariancji także inne (wewnętrzne i zewnętrzne) szumy oddziaływającena wejście modulatora M1.Zgodnie z powyższym, w każdym k-tym cyklu transmisjipróbki (k = 1,...,n), transmiter PBN emituje sygnał:⎧⎪Mˆˆkek if Mk| ek| ≤ 1 ⎫⎪st , k= A0 ⎨⎬ cos(2 π f0t+ ϕk) ;ˆ ⎪⎩1 if Mk| ek| >1 ⎪⎭(2)gdzie A 0, f 0, φ ksą parametrami nośnej, a Mˆksą estymatywzmocnień M kprzesyłane do PBN ze stacji bazowej SB.Jak pokazano w pracach [5, 6], w przypadku Gaussowskimoptymalne wartości wzmocnień M knie zależą od sygnałówdostarczonych w poprzednim cyklu. Pozwala to na ustawieniewzmocnień w PBN i SB na etapie projektowania na wcześniejobliczone wartości bez ich obliczania i przesyłania z SB doPBN, w związku z czym dalej zakładamy, że Mˆk= M k. Sygnałs%t,kna wyjściu Gaussowskiego kanału K1 (na wejściu odbiornikaDM1) można zapisać jako s% t, k= γst , k+ ξt, gdzie γ opisujewspółczynnik wzmocnienia kanału, a ξ t– AWGN o wariancji2σξ= NξF0gdzie N ξ/ 2 – dwustronna widmową gęstością mocytego szumu, a F 0= 1/∆t 0– szerokość pasma kanału). Po demodulacjiw bloku DM1 sygnał („obserwacja”)⎧⎪Mkek if Mk| ek| ≤ 1 ⎫⎪ y%(3)k= A⎨⎬ + ξk⎪⎩1 if Mk| ek| >1 ⎪⎭(w postaci cyfrowej, błędy kwantyzacji w przetworniku A/C nawyjściu DM1 nie uwzględniamy) jest przekazywany do blokuBCPS. Liczbowe współczynniki w oszacowaniach mocy52(( k -1) ∆t ≤ t ≤ k∆t )0 0zdemodulowanego sygnału, różne dla różnych typów PAMi odbiorników (koherentny/niekoherentny), można nie tracącogólności rozważań uwzględnić we współczynniku γ.W każdym cyklu transmisji blok cyfrowy w SB obliczabieżącą wartość xˆ kestymaty transmitowanej próbki zgodniez równaniem typu kalmanowskiego:k 1 xˆ = xˆ + L [ y% − E( y% | y% − )] ,(4)k −1gdzie L kjest współczynnikiem wzmocnienia, a y% 1= ( y% 1,..., y%k −1)– ciąg obserwacji dostarczonych do BCPS w poprzednichcyklach. Jednocześnie, BCPS oblicza sterowaniakBk + 1= Bk1( y% + 1) przesyłane w każdym cyklu do PBN.Sformułowanie i rozwiązanie zadaniaoptymalizacyjnegoJakość estymat ocenia się poprzez MSE transmisji:2 P = ... [ x − xˆ( y k )] p( x | y k , B k , M k ) p( y k )dxdyk (5)kgdzie funkcja gęstości prawdopodobieństwa a posteriorik k kpróbki p( xk| y% 1, B1 , M1) zależy od wartości, jakie przydanoparametrom k B1 , Mk k1w poprzednich cyklach transmisji,kdy% = Π dy% .a1 ii=1k k −1 k k k 1∞ ∞∫ ∫% % % %k 1 1 1 1 1 1,-∞−∞Ogólne sformułowanie zadania optymalizacyjnego: należyznaleźć estymaty xˆ ˆk1k= xk( y% 1) i sterowania B k= B ( kky%−1),k 1Mk= Mk( y% −1) minimalizujące dla każdego k = 1,...,n MSEtransmisji sygnałów (5).Bezpośrednie rozwiązanie tego zadania jest niemożliwez powodu nieliniowości charakterystyki (2) i zawsze istniejącegoprawdopodobieństwa nasycenia bloku M1, co powodujepowstanie błędów grubych w obserwacjach i estymatachkxˆ ˆk= xk( y% 1). Jednakże, błędy te mogą być praktycznie wyeliminowane,jeśli parametry B k, M kmodulatora M1 są ustawionedla każdego k na wartości spełniające nierówność (warunekstatystycznego dopasowania, [5, 6]):over k −1 k −1 k −1 Pr = Pr( M | e | > 1 y% , B , M ) < μ , (6)k k k1 1 1która określa zbiory Ω k„dopuszczalnych” wartości parametrówM k, B k, gwarantujących spełnienie z prawdopodobieństwemnie mniejszym niż 1 – µ warunku Mk| xk - Bk| ≤ 1.Statystycznie dopasowany modulator praktycznie zawszepracuje jak układ liniowy. Pozwala to zastąpić nieliniowy model(2) liniowym: y %k= AMkek+ ξkco umożliwia rozwiązaniezadania optymalizacyjnego, tj. minimalizując MSE przy jakododatkowym warunku, a uzyskane wyniki będą różniły się od„ścisłego“ rozwiązania o wartości niewiększe niż rzędu O(µ).To rozwiązanie należy przeprowadzić w dwóch krokach:Krok A (optymalizacja cyfrowego odbiornika SB): zakładając,że parametry { Bk , Mk}∈ Ωkdla każdego k = 1,...,n, należyk k kznaleźć optymalne estymaty xˆ ˆk= xk( y% 1, B1 , M1) minimalizująceMSE (5).Krok B (optymalizacja modulatora PBN): obliczone optymalnek k kestymaty xˆ k( y% 1, B1 , M1) należy podstawić do (5), a powstałewyrażenie należy zminimalizować po { B , M } ∈ Ω .Rozwiązanie zadania optymalizacyjnegok k kKrok (A). W przypadku Gaussowskim, optymalne Bayesowskieestymaty minimalizujące MSE są liniowymi kombinacjamiobserwacji [7]. Pozwala to poszukiwać ich przy użyciurównania (4), co sprowadza to zadanie do poszukiwaniawartości L kminimalizujących MSE estymat. Po podstawieniuElektronika 12/2010

y %k= AMkek+ ξkdo (4), odjęciu wartości x od obu stron równaniai uwzględnieniu, że E( y% | kk1y% − 1) = AM ( ˆkxk − 1− Bk), uzyskujesię zależność: xˆ− x = (1 − AM L )( xˆ− x) + L ( AM ν + ξ ) . (7)k k k k −1k k k kUśrednienie podniesionego do kwadratu równania pozwalaotrzymać następujące rekurencyjne równanie na MSE:2 2 2 2 2 2 P = (1 − AM L ) P + L ( A M σ + σ ) . (8)k k k k −1k k ν ξZe wzoru wynika wzór dla optymalnych wzmocnień L kminimalizującychbieżące wartości MSE P kprzy danych dopuszczalnychwartościach parametrów B1 , M1 ∈ Ω1 × ... × Ω k −1,():k −1 k −1AMkPk−1−1 Lk = = M2 2 2 2k ( 1−Pk Pk−1). (9)σξ+ A Mk( σ ν+ Pk−1)Podstawienie do określające dolną granicę wartości MSE(MMSE) na zbiorze algorytmów obliczania estymat:2 2 2A MkPk−1P(10)k= Pk−1 −.2 2 2 2σξ+ A Mk( σ ν+ Pk−1)Bk−M kBk−M kk -1 k -1 k -1gdzie E( x | ˆky% 1) = E( x + νk | y% 1) = xk−1( y% 1) jest prognoząwartości próbki, która pokrywa się z optymalną estymatąpróbki z poprzedniego cyklu transmisji. Maksymalne wartościM kspełniające (11) zależą od B ki leżą na granicy zbioruwarunkowego Ω k{│B k} i maksymalna w Ω k{│B k} wartość M kk -1-1zostaje osiągnięta przy Bk= E( xk| y%1) = xˆ1( k ˆky% − 1) = x .k −1Podstawienie tej wartości do po wykonaniu niezłożonych operacjiprowadzi do równania:2α x1 − 1− µ 2Φ ( α)= e dx(12)∫ = ,2π20gdzie Φ(α) jest znaną Gaussowską funkcją błędów,2a α = 1/ Mk( σν+ Pk− 1)jest współczynnikiem nasycenia. Zależnośćta i wzór (12) określają optymalne, dla każdego cyklu,wartości głębokości modulacji, które nie zależą od obserwacji:1 Mk=.2(13)α σν+ Pk−1k 1Formuły (13) i B ˆk= xk1E( x | y −−= %1) określają optymalnew każdym cyklu konwersji parametry i sposób adaptacyjnegodostrajania modulatora PBN ASTS. Formuły (4), (9), (10),określają optymalny algorytm obliczania estymat próbki (algorytmpracy BCPS). W tych warunkach MMSE (dolna granicabłędów) transmisji próbki w każdym cyklu przybiera postać:2 22 −1 ⎡(1 + Q ) σv+ P ⎤k −1 Pk= (1 + Q ) ⎢ P2 ⎥ k −1, (14)⎣ σν+ Pk−1⎦gdzie:sygn 2 2 2 22 2 Wk A0 γ Mk( σv+ Pk1) ⎛ A0γ⎞− 1Q = = = (15)szum2 ⎜ ⎟Wσξ ⎝ α ⎠ NξF0signjest SNR na wyjściu odbiornika DM1, Wk– moc sygnału nawyjściu kanału K1, współczynnik nasycenia α określa równanie.Warunki początkowe dla (4), (14): ˆx 02= x 0; P0 = σ .0Właściwości optymalnych ASTS1. Efekt progowy: ze wzoru wynika, że przy stosunkach sygnał-szumna wejściu modulatora M1 i demodulatora DM1 optymalnegoASTS spełniających nierówność / 22 2σ0σν>> 1+ Q ,istnieje odcinek 1 ≤ n ≤ n*, na którym MMSE ostatecznychestymat próbek x maleje wykładniczo:ˆk2 (1 2) −nPn= σ0+ Q(16)Po „progowej” liczby cykli2* 1 ⎛ σ ⎞0n = log(17)2 2 ⎜ 2 ⎟log2(1 + Q ) ⎝ σv⎠czyli przy k > n*, MMSE P kmaleje w sposób znacznie wolniejszyjak Pk= σ ν2 −1( k − n* + 1) . Progowa liczba cykli (17) odpowiadapunktu, w którym MMSE osiąga wartość rzędu mocyKrok (B). Wzór pokazuje, że MMSE transmisji maleje ze2wzrostem głębokości modulacji M ki nie zależy od wartości szumu na wejściu modulatora M1: P * = σn ν.sterowania B k. Upraszcza to krok (B) optymalizacji, który 2. W optymalnych ASTS średnia szybkość przesyłania informacji(strumień informacji na wyjściu ASTS) osiąga war-można sprowadzić do poszukiwania maksymalnej wartości M kw zbiorze Ω kokreślonym przez warunek (6). W Gaussowskim tość:( i) m ˆ ( i) m2przypadku warunek ten przyjmuje postać [5, 6]:ASTS I[( X )i 1, ( Xn)i 1]F ⎛0σ ⎞= −0Rn= lim = log2 ⎜ ⎟ = F log2m→∞1 1mT n ⎝ Pn⎠Bk+ Bk+k−1 2M[ x E( xk| y1)]kM − %k −( i) m (18)2k −11ˆ ( i) m2 22( σν+ Pk−1) ASTS I∫ p( x | (11)ky% 1) dx = e dx ≥ 1−µ2 ∫,[( X )i 1, ( Xn)i 1]F ⎛0σ ⎞ ⎛0σ ⎞= −0Rn= lim = log2 ⎜ ⎟ = F log2 ⎜ ⎟m→∞1 2 π( σν+ Pk−1)1mT n ⎝ Pn⎠ ⎝ Pn⎠( i) m ( )gdzieˆ i mI[( X ) ˆi= 1, ( Xn)i− 1] = mI( X , Xn) jest wzajemna informacjąw ciągu estymat ( x ˆn) = (1) ( m )( i)mi= 1 { xˆ,..., ˆnxn} odnośnie wejściowegociągu próbek ( x ) = (1) ( m)i= 1( i)m{ x ,..., x }. Przy MMSE,formuła określa teoretyczną górną granicę szybkości przesyłaniainformacji czyli przepustowość ASTS jako całego. Z innejstrony, formułą ma postać identyczną do szeroko stosowanew teorii informacji funkcji zniekształceń (rate-distortionfunction [1,9]).3. Dla każdego 1 ≤ n ≤ n*, podstawienie do prowadzi dowzoru:⎛signASTS2W ⎞R (19)n= F0 log2(1 + Q ) = F0 log21 + = C ,⎜ N ξF ⎟⎝0 ⎠Prawa strona jest znanym wzorem Shannona na pojemnośćkanału Gaussowskiego. Z kolei [6], przy n > n*, R nASTSASTSszybko maleje ( Rn|n→∞ = 0). Stąd wynika, że optymalnatransmisja próbek w ciągu n ≤ n* cykli utrzymuje przepustowośćASTS równą przepustowości Gaussowskiego kanałuK1, ale odpowiednie wartości MMSE mają duże wartości (tymwiększe, im mniejsze n). Natomiast, przy n > n*, MMSE jestponiżej σ 2 i monotonicznie maleje ze wzrostem n, ale przepustowośćsystemu, czyli maksymalna liczba bit/s także maleje.νZ tych rozważań wynika:Twierdzenie 1. Efektywność pracy optymalnych ASTSzależy od liczby cykli transmisji próbki i jest maksymalna dlan = n*, będącego optymalną liczbą cykli (zostało pokazanowyżej).Twierdzenie 2. „Progowy” ASTS (optymalny i przesyłającypróbki w n = n* cyklach) pracuje na granicy Shannona (1).Elektronika 12/2010 53

*Dowód: zgodnie z określeniem, n = T / ∆ t0 = F0/ F copozwala zapisać (17) pozwala uzyskać zależność:2⎛ σ ⎞02 F log2 ⎜ F0 log2(1 Q ) C.(20)2 ⎟ = + =⎝ σv ⎠Wzór opisuje znaną zasadę wymiany SNR – szerokośćpasma w idealnych STS, najefektywniej wykorzystującychzasoby swoich części nadawczych i odbiorczych. Dzieląc(20) na F 0i uwzględniając w prawej części formuły relacjębitsign2E / Nξ= W / CNξ= Q F0/ C, po elementarnych przekształceniachotrzymujemy formułę (1). Na rys. 4 są podane wynikisymulacyjnych eksperymentów z modelem ASTS realizowanymna podstawie algorytmu z Sekcji III (przy A = 5 mV;α = 4; F = 2.5 kHz; σ 0= 250 mV; N ξ= 10 -10 Wt/Hz; σ 2 = P ),ν n*także dowodzące pracę systemu na granicy Shannona.R AST/S /F 0 [bit/s/Hz]1684210.50.25R ACS >C*n =*n = 10-6 0 6 12 18 24 30Eb/ Nξ[dB]Rys. 4. Empiryczne oszacowania efektywności ASTS (trójkąty)na płaszczyźnie (E bit /N ξ; R ASTS /F 0)Fig. 4. Empirical assessment of ACS efficiency (triangles) at thebandwidth-power efficiency plane (E bit /N ξ; R ASTS /F 0)2granicaShannonaR ACS < CUwaga: prawdopodobieństwo nasycenia PBN w k-tymsatk 1cyklu transmisji Pk= μ(1 − μ)−2≈ μ + O[( k − 1) μ ] określaśredni procent zniekształconych, „zniszczonych” próbekw transmitowanych ciągach, tj. średni procent błędnych bitów.Oznacza to, że wartość µ można interpretować jako analogbitowej stopy błędów BER (ang. Bit-Error Rate).Zasady projektowania optymalnych ASTSNa początkowym, analitycznym etapie projektowania ASTSpowinni być dane: moc nadajnika PBN, pasmo transmisyjnekanału K1, oszacowania (albo sposób pomiaru) mocy szumówi współczynnikach wzmocnienia kanałów K1 i K2 oraz dopuszczalneprawdopodobieństwo nasycenia nadajnika PBN.Na podstawie tych danych i wyników Sekcji III należy obliczyćoptymalne wartości parametrów modulatora PBN i algorytmuobliczania estymat dla każdego cyklu konwersji, a także progowąliczbę cykli. Mając te dane, można oszacować pasmoprzenoszenia, jakość transmisji (MMSE) i przepustowość systemuoraz potencjalny zasiąg transmisji przy dopuszczalnychbłędach (BER i MMSE). Jeżeli część otrzymanych danych niespełnia wymagania specyfikacji, należy zmienić wyjściowezałożenia (pasmo kanału, moc nadajnika lub inne) w sposóbprzybliżający parametry ASTS do wymaganych.Na następnym na etapie projektowania hardwarowego,otrzymane parametry i cały algorytm działania systemu służądo dekompozycji projektu i ułożenia wyjściowych specyfikacjidla realizacji poszczególnych bloków i SB. Na etapie doświadczalnym,po połączeniu i synchronizacji pracy zaprojektowanychbloków przeprowadza się wszechstronne przebadaniecharakterystyk prototypu systemu. Przy pozytywnych wynikachnastępuje etap projektowania technologicznego, w przeciwnymprzypadku niezbędny jest powrót do poprzednich etapów,analiza i wykrycie przyczyn niepowodzenia.Uwagi końcowePrzedstawione wyniki określają sposób projektowania i zastosowania(w trybie progowym) idealnych ASTS ze sprzężeniemzwrotnym. Przeprowadzona analiza właściwości systemówdowodzi ich pracę na granicy Shannona. Wyniki pracymogą być zastosowane do zaprojektowania nowych wysokoefektywnychbloków transmisji sygnałów na małe i średnieodległości (z maksymalną jakością i szybkością transmisjiprzy minimalnej energochłonności, złożoności, rozmiarachi cenie bloków – PBN). Najbardziej perspektywiczne obszaryzastosowań – warstwa fizyczna bezprzewodowych sieciczujnikowych, lokalne sieci komunikacyjne, układy aktywnejradio-identyfikacji (RFID), tele-medycyna i inne. Wyniki teoretycznepozwalają na dalsze rozszerzenie na inne klasy STSi przesyłanych sygnałów.Literatura[1] Goldsmith A.J.: The next wave in wireless technology: challengesand solutions. IEEE Int. Conf. on Comp. Comm. and NetworkingICCCN-2009, San-Francisco, Aug. 2009, http://www.icccn.org/icccn09/invited.html.[2] Haykin S.: Communication Systems, NY, J. Wiley, 2001.[3] Sklar B.: Digital Communications: Fundamentals and Applications(Second Edition), Prentice Hall, NJ, 2002.[4] Verdu S.: Fifty Years of Shannon Theory. IEEE Trans. Inf. Theory,vol. 44, no. 6, 1998, pp. 2057–2078.[5] Platonov A.: Optimal identification of regression-type processesunder adaptively controlled observations. IEEE Trans. on Sign.Proc., vol. 42, no. 9, Sept. 1994, pp. 2280–2291.[6] Platonov A.: Optimization of Adaptive Communication Systemswith Feedback Channels. IEEE Wireless Comm. and Netw. Conf.WCNC 2009, Budapest, Apr.2009, (IEEE Xplore).[7] Van Trees H.L.: Detection, estimation and modulation theory.J. Wiley, New York, 1972.[8] Baccarelli E., Cusani R.: Linear feedback communication systemswith Markov sources: optimal system design and performanceevalu-ation. IEEE Trans. Inf. Theory, vol. 41, no. 6, 1995,pp.1868–1876.[9] Kailath T.: An Application of Shannon’s Rate-Distortion Theory toAnalog Communication over Feedback Channels. Proc. IEEE,vol. 55, no. 6, 1967, pp. 1102–1103.54Elektronika 12/2010