- Seite 1 und 2: Digitaltechnik 7 Ein einfacher CISC
- Seite 3 und 4: Beschreibungs-Ebenen Instruction Se
- Seite 5 und 6: Sichtbare Register RAM ◮ Enthält
- Seite 7: Befehle ◮ add/sub: Addition/Subtr
- Seite 11 und 12: Beispiel 2 mov edx, [BYTE one+esi]
- Seite 13 und 14: Wie funktionieren Sprungbefehle? i
- Seite 15 und 16: Der NASM Assembler ◮ Windows: nas
- Seite 17 und 18: Debugging mit GDB (Teil 2) ◮ brea
- Seite 19 und 20: Debugging mit XCode Digitaltechnik
- Seite 21 und 22: ISA in C++ (1. Teil) #define RD(I)
- Seite 23 und 24: ISA in C++ (3. Teil) 5 void cpu_Y86
- Seite 25 und 26: ISA in C++ (5. Teil) case add: IP+=
- Seite 27 und 28: Eine sequenzielle Y86-Implementieru
- Seite 29 und 30: Aufteilung der Ausführung in 5 Pha
- Seite 31 und 32: Aufteilung der Ausführung in 5 Pha
- Seite 33 und 34: Strukturelle Implementierung System
- Seite 35 und 36: Sequenzielle Ausführung Es sei I1,
- Seite 37 und 38: Sequenzielle Ausführung Es sei I1,
- Seite 39 und 40: Sequenzielle Ausführung Es sei I1,
- Seite 41 und 42: Sequenzielle Ausführung Es sei I1,
- Seite 43 und 44: Sequenzielle Ausführung Es sei I1,
- Seite 45 und 46: Beispiel: Ausführung von add (1)
- Seite 47 und 48: Beispiel: Ausführung von add (3)
- Seite 49 und 50: Beispiel: Ausführung von add (5)
- Seite 51 und 52: Beispiel: Ausführung von RMmov (1)
- Seite 53 und 54: Beispiel: Ausführung von RMmov (3)
- Seite 55 und 56: Beispiel: Ausführung von RMmov (5)
- Seite 57 und 58: Beispiel: Ausführung von jnz (1)
- Seite 59 und 60:
Beispiel: Ausführung von jnz (3)
- Seite 61 und 62:
Beispiel: Ausführung von jnz (5)
- Seite 63 und 64:
Kontrolle für die sequentielle Imp
- Seite 65 und 66:
Kontrolle für die sequentielle Imp
- Seite 67 und 68:
Kontrolle für die sequentielle Imp
- Seite 69 und 70:
Kontrolle für die sequentielle Imp
- Seite 71 und 72:
Kontrolle in Verilog reg [5:1] full
- Seite 73 und 74:
Instruction Fetch reg [31:0] IR; al
- Seite 75 und 76:
Dekodierung (Teil 2) wire load=opco
- Seite 77 und 78:
Implementierung von nextIP length 0
- Seite 79 und 80:
Implementierung der ALU Das ALU-Mod
- Seite 81 und 82:
Die ALU in Verilog wire [31:0] ALU
- Seite 83 und 84:
Die Writeback-Stufe 5 reg [31:0] R[
- Seite 85 und 86:
Vergleiche von Zahlen ohne Vorzeich
- Seite 87 und 88:
Vergleiche von Zahlen ohne Vorzeich
- Seite 89 und 90:
Vergleiche von Zahlen mit Vorzeiche
- Seite 91 und 92:
Vergleiche von Zahlen mit Vorzeiche
- Seite 93 und 94:
Zusätzliche Flags: CF, SF, OF Wir
- Seite 95 und 96:
Beispiele (Teil 1) 000 . . . 000 =
- Seite 97 und 98:
Beispiele (Teil 2) 011 . . . 111 =
- Seite 99 und 100:
Sprungbefehle für Vergleiche Befeh
- Seite 101 und 102:
Beispiel Sprungbefehle 5 s t a r t
- Seite 103 und 104:
Opcodes der Vergleichsbefehle Befeh
- Seite 105 und 106:
Erweiterung Simulator (Teil 2) 5 10
- Seite 107 und 108:
Erweiterung Simulator (Teil 4) 5 ca
- Seite 109 und 110:
Erweiterung Hardware (Teil 2) wire
- Seite 111 und 112:
Ausblick Weitere mögliche Erweiter
- Seite 113 und 114:
Pipelining Zeit 0 1 2 3 4 5 IF ID E
- Seite 115 und 116:
Pipelining Zeit 0 1 2 3 4 5 IF I1 I
- Seite 117 und 118:
Pipelining Zeit 0 1 2 3 4 5 IF I1 I
- Seite 119 und 120:
Pipelining Zeit 0 1 2 3 4 5 IF I1 I
- Seite 121 und 122:
Pipelining ✘ Pipelining kann verh
- Seite 123 und 124:
Ressourcenkonflikte Q: Welche Resso
- Seite 125 und 126:
Ressourcenkonflikte Q: Welche Resso
- Seite 127 und 128:
Daten- und Kontrollabhängigkeiten
- Seite 129 und 130:
Daten- und Kontrollabhängigkeiten
- Seite 131 und 132:
Daten- und Kontrollabhängigkeiten
- Seite 133 und 134:
Daten- und Kontrollabhängigkeiten
- Seite 135 und 136:
Forwarding ✘ Die ” Pipeline-Bub
- Seite 137 und 138:
I/O ◮ Viele moderne I/O Geräte s
- Seite 139 und 140:
Memory-Mapped I/O Wie auslesen? Etw
- Seite 141 und 142:
Interrupts ◮ Interrupts: (vorübe
Change language