Computerarithmetik

Computerarithmetik (1) 

Fragen: 

• Wie werden Zahlen repräsentiert und konvertiert? 

• Wie werden negative Zahlen und Brüche repräsentiert? 

• Wie werden die Grundrechenarten ausgeführt? 

• Was ist, wenn das Ergebnis einer Operation größer ist als die größte darzustellende 

Zahl? 

Hauptunterschied zwischen Computer- und menschlicher Arithmetik: 

• Genauigkeit der sowie Platzbedarf für die Darstellung von Zahlen sind beim Computer 

endlich und begrenzt. 

• Computer arbeiten mit einer anderen Zahlendarstellung 

Rechner speichern die Information (Zahlen) in Einheiten festgesetzter Bitlänge, 

genannt Worte. 

Vorlesung Rechnerarchitektur und Rechnertechnik WS 2013 

T. Ihme


Mikroprozessor 

Wortlänge (Bits 

8085, Z80, 6809 8 

8086, 68000 16 

80386, 68020 32 

Pentium, PowerPC 

32 

(Sun SPARC, IBM AIX) 

typischer Mikrocontroller (4), 8, 16, (32) 

Cray-1 Supercomputer, 

Intel Itanium, AMD Opteron 

64 


T. Ihme


Beispiel für Zahlendarstellung mit unterschiedlichen Basen: 

binär 

1 1 1 1 1 0 1 0 0 0 1 

1 • 2 10 + 1 • 2 9 + 1 • 2 8 + 1 • 2 7 + 1 • 2 6 + 0 • 2 5 + 1 • 2 4 + 0 • 2 3 + 0 • 2 2 + 0 • 2 1 + 1 • 2 0 

1024 + 512 + 256 + 128 + 64 + 0 + 16 + 0 + 0 + 0 + 1 

oktal 3 7 2 1 

3 • 8 3 + 7 • 8 2 + 2 • 8 1 + 1 • 8 0 

1536 + 448 + 16 + 1 

dezimal 2 0 0 1 

2 • 10 3 + 0 • 10 2 + 0 • 10 1 + 1 • 10 0 

2000 + 0 + 0 + 1 

hexadezimal 

7 D 1 

7 • 16 2 + 13 • 16 1 + 1 • 16 0 

1792 + 208 + 1 


T. Ihme


Kollektion von Zahlendarstellungen mit den 4 verschiedenen Basen: 

dezimal binär oktal hexadezimal 

0 

1 

2 

3 

7 

8 

10 

11 

12 

15 

16 

20 

50 

60 

80 

100 

1000 

2989 

0 

1 

10 

11 

111 

1000 

1010 

1011 

1100 

1111 

10000 

10100 

110010 

111100 

1010000 

1100100 

1111101000 

101110101101 

0 

1 

2 

3 

7 

10 

12 

13 

14 

17 

20 

24 

62 

74 

120 

144 

1750 

5655 

0 

1 

2 

3 

7 

8 

A 

B 

C 

F 

10 

14 

32 

3C 

50 

64 

3E8 

BAD 


T. Ihme


Tabelle für Umwandlung 

binär - hexadezimal: 

Beispiel für Konversion einer 

Dezimalzahl in eine Binärzahl: 

Hexadezimal 

0 

1 

2 

3 

4 

5 

6 

7 

binär 

0000 

0001 

0010 

0011 

0100 

0101 

0110 

0111 

Hexadezimal 

8 

9 

a 

b 

c 

d 

e 

f 

binär 

1000 

1001 

1010 

1011 

1100 

1101 

1110 

1111 

Quotient 

1492 

746 

373 

186 

93 

46 

23 

11 

5 

2 

1 

0 

0 

0 

1 

0 

1 

0 

1 

1 

1 

0 

1 

Rest 

1 0 1 1 1 0 1 0 1 0 0 


T. Ihme


BCD (Binary Coded Decimal): 

weitere Möglichkeit der Zahlendarstellung auf der Basis von 2 Ziffern 

Prinzip: 

Jede Dezimalziffer wird für sich in die entsprechende Binärzahl konvertiert. 

Vorteil: 

sehr einfache Konvertierung von dezimaler zu binärer Darstellung 

Nachteile: 

– komplexere Arithmetik 

– verschwenderische (ineffiziente) Ausnutzung der zur Verfügung stehenden 

Wortbreite und damit des gesamten Speichers 

Konsequenz: 

Einsatz nur in Applikationen mit sehr geringem Speicherbedarf 

Beispiele: 

Taschenrechner, Digitaluhr 


T. Ihme


Darstellung ganzer Zahlen (signed numbers) 

1. Die Vorzeichen/Betrags - Darstellung (sign and magnitude): 

Das höchstgewichtete bit wird exclusiv für die Angabe des Vorzeichens genutzt. 

Sei S das Vorzeichenbit und M der Betrag (Größe) einer ganzen Zahl Z, 

dann ist ihr Wert gegeben durch: 

Z := 1 

( − ) S ⋅ M 

Der Wertebereich bei einem gegebenen n-bit-Wort liegt im Intervall 

[-(2 n-1 -1), 2 n-1 -1] 

Nachteile: 

– keine eindeutige Darstellung der Null (-0, +0) 

– erfordert separates Subtrahierwerk 

– erfordert zusätzliche Logik, um zu entscheiden, ob eine Addition oder eine 

Subtraktion durchzuführen ist 


T. Ihme


2. Die Komplement - Darstellung 

Komplement: „Ergänzung“ 

Der negative Wert einer Zahl ist in der Zahl selbst enthalten 

• Das Vorzeichenbit ist Teil des Summanden und wird somit in eine 

arithmetische Operation mit eingeschlossen 

• Subtraktion wird auf die Addition zurückgeführt 

• Keine Notwendigkeit für ein zusätzliches Subtrahierwerk 


T. Ihme


2a. Einer - Komplement 

n 

b-1 - Komplement: + = −1 

n = Länge der Darstellung von z 

b = Basis 

z 

z 

b 

Das Einer - Komplement -N einer binären Zahl N aus [0 , 2 n-1 -1] erreicht man durch 

bitweises Invertieren von N 

-N aus [-0, -2 n-1 -1] 

-N = 2 n - N - 1 

Subtraktion:= Addition + end-around-carry, d.h. zu der Summe wird das „linke“ Bit 

der Summe aufaddiert. 

Vorteil: 

• zusätzliches Subtrahierwerk überflüssig 

Nachteile: • keine eindeutige Darstellung der Null (+0, -0) 

• kein echtes Komplement, da -x + x = 0 


T. Ihme


2b. Zweier - Komplement 

b - Komplement: 

z + z = 

n 

b 

n = Länge der Darstellung von z 

b = Basis 

Das Zweier - Komplement ist ein echtes Komplement 

• -N = 2 n - N 

• -N = Einer - Komplement + 1 

• -N = (bitweises Invertieren von N ) + 1 

• -N aus [-1, -2 n-1 ] 

• Es gibt eine eindeutige Darstellung der Null 

• Der Wertebereich des Zweier - Komplements ist [-2 n-1 , 2 n-1 -1] 


T. Ihme


Visualisierung des Zweier - Komplements sowie der Addition 

1111 

0000 

0001 

1110 

0010 

-1 0 +1 

1101 -2 

+2 0011 

-3 

+3 

1100 -4 

+4 0100 

-5 

+5 

1011 -6 

+6 0101 

-7 -8 +7 

1010 

0110 

1001 1000 

0111 


T. Ihme


Einfache Additions- (Subtraktions-) Regeln 

x+y: 

x-y: 

Addition der entsprechenden 2er - Komplemente ergibt korrekte Summe im 

2er - Komplement, solange der Wertebereich nicht überschritten wird. 

Bilde das 2er - Komplement von y und führe Addition wie oben aus. 

Konsequenz: 

Die logische Einfachheit und die daraus resultierende Geschwindigkeit (arithm. 

Operation erfolgt immer in einem Schritt) führt dazu, dass das Zweier - Komplement in 

den ALU´s moderner Rechner eingesetzt wird. 


T. Ihme


Overflow (Summe liegt außerhalb des Wertebereiches): 

Wichtig: Erkennung des Overflows 

• Bei vorzeichenloser Integer-Addition dient das carry-out-bit als Überlauf-Indikator. 

mit der Wortbreite nicht mehr darstellbarer Überrag 

• Bei Addition ganzer Zahlen (signed numbers) gilt dies nicht 

• Addition von Summanden mit unterschiedlichem Vorzeichen ergibt nie einen 

Overflow (Absoluter Wert ihrer Summe ist immer kleiner als der absolute Wert von 

einem der beiden Summanden) 

Folgerung: Overflow tritt auf, wenn beide Summanden das gleiche Vorzeichen haben 

Prüfung auf Overflow: 

O = a 

b 

s 

n− 1 n−1 

n−1+ 

a 

n−1 

b 

n−1 

s 

n−1 

(Die Faktoren repräsentieren die Vorzeichenbits der Summanden a und b sowie der 

Summe s) 


T. Ihme


Wahrheitstabelle Halbaddierer: 

Symbol: 

A B S C Summe: 

A 

B 

0 

0 

1 

1 

0 

1 

0 

1 

0 

1 

1 

0 

0 

0 

0 

1 

S = AB ∨ AB = 

(Exklusiv-Oder) 

Carry: 

A ⊕ B 

HA 

C = 

AB 

S 

C out 

Implementierung: 

A 

B 

1 

1 

& 

& 

≥1 

S 

A 

B 

≥1 

& 1 

& 

S 

A 

B 

& 

& 

& 

& 

S 

& 

C 

C 

1 

C 


T. Ihme


Wahrheitstabelle Volladdierer: 

A B C 

C in 

A B S 

C out 

0 

0 

0 

0 

1 

1 

1 

1 

0 

0 

1 

1 

0 

0 

1 

1 

0 

1 

0 

1 

0 

1 

0 

1 

0 

1 

1 

0 

1 

0 

0 

1 

0 

0 

0 

1 

0 

1 

1 

1 

HA 1 

C 1 

HA 2 

C 2 

S 2 

A 

B 

C in 

≥1 

Symbol: 

S 

FA 

C out 

C out 

S 1 

S 

Implementierung eines 

Volladdierers mittels 

zweier Halbaddierer 


T. Ihme


Schaltung für einen Volladdierers: 

A B C 

1 

1 

1 

& 

C 

B 

& 

& 

& 

≥1 

S 

A 

& 

& 

≥1 

C 

& 


T. Ihme


Serieller Addierer (SA): 

A Shift-Register 

Summen-Shift-Register 

B Shift-Register 

A 

B 

FA 

S 

C in 

C out 

Shift Takt 

Carry 

Flip Flop 

Q 

D 

C 

n Pulse pro Addition 

Paralleladdierer (RCA): 

A 

B 

C in A B 

C in 

C in A B A B 

C in 

Übertrag 

1. Ebene 

Übertrag 

C out 

FA 

S m-1 

FA 

FA 

FA 

C out 

S m-2 C out 

S 1 

C out 

S 0 


T. Ihme


Implementierung eines 4-Bit-Carry-Lookahead-Addierers 

x 3 

y 3 x 2 y 2 x 1 

y 1 x 0 

y 0 

c 

/ 

c 

4 out 

p 3 g 2 

p 2 g 1 p 1 

g 0 p 0 

c0 / cin 

c 4 

c 3 c 2 c 1 

FA 

FA FA FA 

1 GLZ 

2 GLZ 

3 GLZ 

s 3 s 2 

s 1 s 0 


T. Ihme


Implementierung eines 4-Bit-Carry-Lookahead-Addierers 

Verkettung mehrerer 

Teiladdierer 

1 

y 1 … x 28 

y28 x 7 

y 7 … x 4 

y 4 

x 3 

y 3 … x 0 

y 0 

s 31 

… s 28 … s 4 … s 0 

x 3 3 

s 7 

s 3 

Resultierende Laufzeit 

s … s 0 3 

s … s 4 7 

… 

… 

s … s 28 31 

0 

… 

… 

1 2 3 4 5 6 7 8 15 17 20 


T. Ihme


Rechenzeit zur Addition zweier 32 Bit-Zahlen 

A) Serial Addier 

3 GLZ pro Additionsschritt 

(Mindestzeit, da Taktung entscheidend) 

32 * 3 GLZ = 96 GLZ 

B) Ripple Carry Adder (RCA) 

31 * 2 GLZ (Ripple Carry) 

1 * 3 GLZ (letzte Addition) 

= 62 GLZ 

= 3 GLZ 

65 GLZ 

C) 4-Bit Carry-Lookahead Adder (CLA) 

D) hierarchical Carry-Lookahead Adder 

Zusammenschaltung von 8 4-Bit CLA 

1 * 1 GLZ (g i und p i ) 

8 * 2 GLZ (c 1 ... c 4 ) 


= 1 GLZ 

= 16 GLZ 

= 3 GLZ 

20 GLZ 

CLA mit 8x 4-Bit CLA 

1 * 1 GLZ (g i und p i ) 

1 * 2 GLZ (G i und P i ) 

2 * 2 GLZ (C 1 ... C 4 ) 

1 * 2 GLZ (c31) 


= 1 GLZ 

= 2 GLZ 

= 4 GLZ 

= 2 GLZ 

= 3 GLZ 

12 GLZ 


T. Ihme


Multiplikation 

1. Version einer Multiplikationshardware: 

64 Bit Multiplikand 

Linksshift 

64-Bit ALU 

Kontroll Test 

Write 

64 Bit Produkt 

32 Bit Multiplikator 

Rechtsshift 


T. Ihme


Dazugehöriger Algorithmus: 

Start 

Nein 

1. Test 

Multiplikator = 0? 

Ja 

1a. Addiere den Multiplikand zum Produkt speichere das 

Ergebnis im Produktregister 

2. Das Multiplikandenregister um 1 Bit nach links shiften 

3. Das Multiplikatorregister um 1 Bit nach rechts shiften 

32. Wiederholung? 

Nein 

Ja 

Stop 


T. Ihme


Dazugehöriges Beispiel: 

Schleife Schritt Multiplikator Multiplikand Produkt 

0 Anfangswerte 0011 0000 0010 0000 0000 

1 1a: 1 Produkt += Multiplikator 0011 0000 0010 0000 0010 

2: Shifte Multiplikand nach links 0011 0000 0100 0000 0010 

3: Shifte Multiplikator nach rechts 0001 0000 0100 0000 0010 

2 1a: 1 Produkt += Multiplikator 0001 0000 0100 0000 0110 



3 1: 0 Keine Operation nötig 0000 0000 1000 0000 0110 



4 1: 0 Keine Operation nötig 0000 0001 0000 0000 0110 




T. Ihme




32 Bit Multiplikator 

Rechtsshift 

32-Bit ALU 

Kontroll Test 

Write 


Rechtsshift 


T. Ihme



Start 

Nein 

1. Test 

Multiplikator = 0? 

Ja 

1a. Addiere den Multiplikand auf die linke Hälfte des 

Produktes und schreibe das Ergebnis in die linke 

Hälfte des Produktregisters 

2. Das Produktregister um 1 Bit nach rechts shiften 

3. Das Multiplikatorregister um 1 Bit nach rechts shiften 


Nein 

Ja 

Stop 


T. Ihme



Schleife Schritt Multiplikator Multiplikand Produkt 

0 Anfangswerte 0011 0010 0000 0000 

1 1a: 1 Produkt += Multiplikand 0011 0010 0010 0000 

2: Shifte Produkt nach rechts 0011 0010 0001 0000 

3: Shifte Multiplikator nach rechts 0001 0010 0001 0000 

2 1a: 1 Produkt += Multiplikand 0001 0010 0011 0000 



3 1: 0 Keine Operation nötig 0000 0010 0001 1000 



4 1: 0 Keine Operation nötig 0000 0010 0000 1100 




T. Ihme




32-Bit ALU 


Write 

Rechtsshift 

Kontroll Test 


T. Ihme



Start 

Nein 

1. Test 

Produkt = 0? 

Ja 

1a. Addiere den Multiplikand auf die linke Hälfte des 

Produktes und schreibe das Ergebnis in die linke 

Hälfte des Produktregisters 

2. Das Produktregister um 1 Bit nach rechts shiften 


Nein 

Ja 

Stop 


T. Ihme



Schleife Schritt Multiplikand Produkt 

0 Anfangswerte 0010 0000 0011 

1 1a: 1 Produkt += Multiplikand 0010 0010 0011 

2: Shifte Produkt nach rechts 0010 0001 0001 

2 1a: 1 Produkt += Multiplikand 0010 0011 0001 


3 1: 0 Keine Operation nötig 0010 0001 1000 


4 1: 0 Keine Operation nötig 0010 0000 1100 



T. Ihme


Signed multiplication (Multiplikation mit Vorzeichen) 

Prinzip der Multiplikation mit Vorzeichen: 

a) Fallunterscheidung entsprechend der Vorzeichen der Faktoren. 

(+a) · (+b) Ergebnis hat positives Vorzeichen 

(+a) · (-b) Ergebnis hat negatives Vorzeichen 

(-a) · (+b) Ergebnis hat negatives Vorzeichen 

(-a) · (-b) Ergebnis hat positives Vorzeichen 

b) Nutzung eines Algorithmus, der vorzeichenbehaftete Zahlen verarbeitet 


T. Ihme


Der Booth-Algorithmus 

• Darstellung einer Zahl durch eine größere Zahl abzüglich einer Differenz 

• Größere Zahl wird so gewählt, dass möglichst wenig Einsen 

• Differenz zwischen darzustellender Zahl und größerer Zahl 

7 0 1 1 1 

8 1 0 0 0 

-1 0 0 0 -1 

+1 0 0 -1 

Zahlen werden von rechts beginnend umcodiert: 

• Bei Wechsel von 0 auf 1 schreibe -1 unter die 1 

• Bei Wechsel von 1 auf 0 schreibe +1 unter die 0 

• Erfolgt kein Wechsel, so schreibe 0 

Merkhilfe: 

0 1 

+1 

1 0 

-1 

„0 +1 = 1“ 

„1 -1 = 0“ 

0 0 1 1 1 1 0 0 

0 +1 0 0 0 –1 0 0 

(0) 

0 0 

0 

1 1 

0 

„0 +0 = 0“ 

„1 +0 = 1“ 


T. Ihme


Multiplikation mit Vorzeichen 

Beispiel für normale Multiplikation: 

0 1 0 1 1 0 1 

0 0 +1+1+1+1 0 

0 0 0 0 0 0 0 

0 1 0 1 1 0 1 

0 1 0 1 1 0 1 

0 1 0 1 1 0 1 

0 1 0 1 1 0 1 

0 0 0 0 0 0 0 

0 0 0 0 0 0 0 

0 0 0 1 0 1 0 1 0 0 0 1 1 0 

Das gleiche Beispiel mit Booth-Algorithmus: 

0 1 0 1 1 0 1 

0 +1 0 0 0 -1 0 

0 0 0 0 0 0 0 0 0 0 0 0 0 0 

1 1 1 1 1 1 1 0 1 0 0 1 1 

0 0 0 0 0 0 0 0 0 0 0 0 

0 0 0 0 0 0 0 0 0 0 0 

0 0 0 0 0 0 0 0 0 0 

0 0 0 1 0 1 1 0 1 

0 0 0 0 0 0 0 0 

0 0 0 1 0 1 0 1 0 0 0 1 1 0 

Beobachtung: 

• Es sind wesentlich weniger Teiladditionen notwendig. 

• Tatsächliche Anzahl ist nicht bekannt. 

• Es können positive und negative Faktoren verarbeitet werden. 


T. Ihme


Vergleich am Beispiel 2 x 6: 

Multiplikand 

Ursprünglicher Algorithmus 

Booth-Algorithmus 

Schritt Produkt Schritt Produkt 

0 0010 Anfangswerte 0000 0110 Anfangswerte 0000 0110 0 

1 0010 1: 0 Keine Operation nötig 0000 0110 1a: 00 keine Operation nötig 0000 0110 0 

0010 2: Shifte Produkt nach rechts 0000 0011 2: Shifte Produkt nach rechts 0000 0011 0 

2 0010 1a: 1 Produkt += Multiplikand 0010 0001 1c: 10 Produkt –= Multiplikand 1110 0011 0 


3 0010 1a: 1 Produkt += Multiplikand 0011 0001 1d: 11 keine Operation nötig 1111 0001 1 


4 0010 1: 0 Keine Operation nötig 0001 1000 1b: 01 Produkt += Multiplikand 0001 1000 1 



T. Ihme


Beispiel 2 x (-3): 

Schleife Schritt Multiplikand Produkt 

0 Anfangswerte 0010 0000 1101 0 

1 1c: 10 Produkt –= Multiplikand 0010 1110 1101 0 


2 1b: 01 Produkt += Multiplikand 0010 0001 0110 1 


3 1c: 10 Produkt –= Multiplikand 0010 1110 1011 0 


4 1d: 11 keine Operation nötig 0010 1111 0101 1 



T. Ihme


Schnelle Multiplikation 

A) Beschleunigung der Berechnung durch Verringerung der Anzahl von Teilprodukten 

Bit Pair Recoding 

Ausgangspunkt: Codierung nach Booth-Algorithmus 

Folgende Bit-Kombinationen treten auf und können umcodiert werden: 

+2n –n = +n 

+2n +0 = +2n 

+0 +n = +n 

+1 -1 

0 +1 

–2n +n = -n 

+1 0 

0 +2 

–2n +0 = –2n 

0 +1 

0 +1 

+0 –n = –n 

0 + 0 = 0 

0 0 

0 0 

-1 +1 

0 -1 

-1 0 

0 -2 

0 -1 

0 -1 

Ergebnis: 

1 Stelle ist stets 0 

5 Fallunterscheidungen: +2, +1, 0, -1, -2 

somit Halbierung der Summandenanzahl 


Verarbeitung: 

„2“ entspricht einem Linksschift 

Fälle +1, 0, -1 wie bei Booth 

T. Ihme



B) Beschleunigung der Berechnung schnelle Addition 

Ripple-Carry-Adder: 

w n-1 

a 0 

w 1 

x 1 

x n-1 

w 0 

x 0 

FA 

FA 

FA 

0 

0 a n y n-1 

a n-1 

y 1 a 1 y 0 

z n+1 

FA FA FA FA 

z n 

z n-1 

z 1 z 0 

0 

Nachteil: Carry-Bit muss durch alle Stellen „durchgereicht“ werden 

Dadurch lange Rechenzeit 


T. Ihme




Prinzip Carry Save Adder (CSA) 

Volladdierer addiert eigentlich 3 Bits , erzeugt 2 Ergebnisbits (S + 2C) 

somit Reduzierung der Operanden von 3 auf 2 

Vermeidung des „Durchreichens“ des Carry-Bits 

Carry-Vektor 

wird Summand 

Carry-Vektor 

wird Summand 

… 

Addition 

mit Carry 

1 

2 

3 

4 

5 

6 

Σ 

Σ 

C 

S 

C 

S 

C 

10 

n 

8 

7 

9 

10 

C 

C 

8 

n+1 

Σ 

10 

n+1 

S 

C 

C n 

11 Σ Σ Ergebnis 

12 12 

C 

C 

8 

n 

12 

n+1 

Beispiel zur Addition 

mehrerer Summanden 

der Stellen 


T. Ihme




Beispiel für eine Implementierung mit CSA: 

carry-save 

addition 

0 

y n-1 

w n-1 

y 0 

c 1 

x n-1 w 2 

x 2 

y 2 

w 1 

x 1 y 1 

w 0 x 0 

c n 

s 2 

s 1 

s 0 

FA 

FA 

FA 

FA 

s n-1 

z 0 

FA 

FA FA FA 

z n 

c n-1 

z n-1 

z 2 

z 1 

z n+1 

c 2 

0 

z=w+x+y 


T. Ihme


Division 

a) Beispiel Schriftliche 

Division im Dezimalsystem 

274 

26 

14 

13 

1 

: 13 = 21 

b) Beispiel Division im 

Binärsystem 

Testsubtraktion 


Wiederherstellen 



Wiederherstellen 


Rest 

100010010 

10011 

001000 

10011 

11011 

01101 

010000 

10011 

000111 

10011 

11010 

01101 

001110 

10011 

00001 

ZK(01101)= 10011 

: 01101 = 10101 

(>0) Q = 1 

(0) Q = 1 

(0) Q = 1 


T. Ihme


1. Version einer Divisionshardware: 

64 Bit Divisor Rechtsshift 

64-Bit ALU 

32 Bit Quotient 

Linksshift 

64 Bit Rest 

Schreiben 

Kontroll Test 


T. Ihme



Start 

1. Subtrahiere das Divisorregister vom Restregister und 

speichere das Ergebnis im Restregister 

Nein 

1. Test 

Rest < 0? 

Ja 

2a. Linksshift des Quotientenregisters um 1 Bit, setze das 

neue rechte Bit auf 1 

2b. Restauriere den ursprünglichen Wert durch Addition 

des Divisorregisters zum Restregister und speichere das 

Ergebnis im Restregister. Shifte dann das 

Quotientenregister nach links um 1 Bit und setze das 

neue rechte Bit auf 0. 

3. Shifte das Divisorregister 1 Bit nach rechts 


Nein 

Ja 


T. Ihme



Schleife Schritt Quotient Divisor Rest 

0 Anfangswerte 0000 0010 0000 0000 0111 

1 1: Rest –= Divisor 0000 0010 0000 1110 0111 

2b: wenn Rest < 0 +Divisor 

Shifte Quotient nach links, Q0=0 0000 0010 0000 0000 0111 

3: Shifte Divisor nach rechts 0000 0001 0000 0000 0111 

2 1: Rest –= Divisor 0000 0001 0000 1111 0111 




3 1: Rest –= Divisor 0000 0000 1000 1111 1111 




4 1: Rest –= Divisor 0000 0000 0100 0000 0011 

2a: wenn Rest = 0 

Shifte Quotient nach links, Q 0 =1 

0001 0000 0100 0000 0011 


5 1: Rest –= Divisor 0001 0000 0010 0000 0001 

2a: wenn Rest = 0 


0011 0000 0010 0000 0001 



T. Ihme



Schleife Schritt Quotient Divisor Rest 

0 Anfangswerte 0000 0010 0000 0000 0111 

1 1: Rest –= Divisor 0000 0010 0000 1110 0111 




2 1: Rest –= Divisor 0000 0001 0000 1111 0111 




3 1: Rest –= Divisor 0000 0000 1000 1111 1111 




4 1: Rest –= Divisor 0000 0000 0100 0000 0011 

2a: wenn Rest ≥ 0 


0001 0000 0100 0000 0011 


5 1: Rest –= Divisor 0001 0000 0010 0000 0001 

2a: wenn Rest ≥ 0 


0011 0000 0010 0000 0001 



T. Ihme



32 Bit Divisor 

Linksshift 

32-Bit ALU 

32 Bit Quotient 

64 Bit Rest 

Linksshift 

Schreiben 

Kontroll Test 


T. Ihme



32 Bit Divisor 

32-Bit ALU 

64 Bit Rest 

Links-/Rechtsshift 

Schreiben 

Kontroll Test 


T. Ihme


Dazugehöriger 

Algorithmus: 

Start 

1. Das Restregister um 1 Bit nach links shiften 

2. Subtrahiere das Divisorregister von der linken Hälfte 

des Restregisters und speichere das Ergebnis in der 

linken Hälfte des Restregisters 

Nein 

3. Test 

Rest < 0? 

Ja 

3a. Linksshift des Restregisters um 1 Bit, setze das neue 

rechte Bit auf 1 

3b. Restauriere den ursprünglichen Wert durch Addition 

des Divisorregisters zur linken Hälfte des Restregisters 

und speichere das Ergebnis in der linken Hälfte des 

Restregisters. Shifte dann das Restregister nach links um 

1 Bit und setze das neue rechte Bit auf 0. 


Nein 

Shifte die linke Hälfte des Restregisters 1 Bit nach rechts 

Ja 


T. Ihme



Schleife Schritt Divisor Rest 

0 Anfangswerte 0010 0000 0111 

Rest nach links shiften 0010 0000 1110 

1 2: Rest –= Divisor 0010 1110 1110 


Shifte Rest nach links, R 0 =0 

0010 0001 1100 

2 2: Rest –= Divisor 0010 1111 1100 


Shifte Rest nach links, R 0 =0 

0010 0011 1000 

3 2: Rest –= Divisor 0010 0001 1000 

3b: wenn Rest ≥ 0 

Shifte Rest nach links, R 0 =1 0010 0011 0001 

4 2: Rest –= Divisor 0010 0001 0001 

3b: wenn Rest ≥ 0 

Shifte Rest nach links, R 0 =1 0010 0010 0011 

5 Shifte linke Hälfte des Restes nach links 0010 0001 0011 


T. Ihme


Nichtwiederherstellender (non restoring) Algorithmus zur Division: 

Prinzip: Ersetze 

( r + d ) ⋅ 2 − d 

durch 

2r + d 

• Falls Ergebnis der Testsubtraktion negativ, erfolgt Wiederherstellung des 

ursprünglichen Restes durch Addition von d 

( r + d ) 

• Bei Übergang zur nächsten Stelle erfolgt Verschiebung des Restes eine Stelle 

nach links, das entspricht einer Multiplikation mit 2 

( r + d ) ⋅ 2 

• Hier erfolgt die nächste Testsubtraktion 

( r + d ) ⋅ 2 − d 

• Im Fall eines negativen Ergebnisses bei einer Testsubtraktion kann die 

Testsubtraktion in der nächsten Stelle durch eine Addition ersetzt werden 

( r + d ) ⋅ 2 − d = 2r 

+ 2d 

− d = 2r 

+ d 


T. Ihme


Beispiel zum nichtwiederherstellenden Algorithmus zur Division: 



Testaddition 


Testaddition 

Rest 

100010010 

10011 

001000 

10011 

110110 

01101 

0000111 

10011 

110100 

01101 

00001 

ZK(01101)= 10011 

: 01101 = 10101 

(>0) Q = 1 

(0) Q = 1 

(0) Q = 1 


T. Ihme


Kriterien für die Qualität der Zahlendarstellung: 

• Größe des darstellbaren Zahlenbereichs (range) 

• Genauigkeit (precision) der Zahlendarstellung 

Diese beiden Kriterien sind prinzipiell unabhängig voneinander. 

Wissenschaftliche Notation: n = a x r E 

a - Mantisse (Argument) 

r - Radix (Basis) 

E - Exponent (Charakteristik) 

Floating point - Zahlen in normierter Form: 

n = (-1) s · a · 2 E mit s als Vorzeichenbit und 1 ≤ a < 2 

Parameter für mögliche Darstellungen von Floating point - Zahlen: 

• Anzahl der insgesamt verfügbaren Bits (Worte) 

• jeweils für Mantisse bzw. Exponent: 

– Darstellung 

– Anzahl der verfügbaren Bits (Trade-off!) 

– Lokalisierung 


T. Ihme


Darstellung im IEEE Standard 754: 

Einfache Genauigkeit: 

32 Bits 

S E’ M 

Vorzeichen 

der Zahl 

0 = “+” 

1 = “-” 

8 Bit vorzeichenbehafteter 

Exponent 

Excess-127 

Darstellung 

23 Bit Mantisse 

Darstellung entspricht: ± 1,M · 2 E’-127 

Beispiel mit 

Einfacher Genauigkeit: 

Doppelte Genauigkeit: 

0 0 0 1 0 1 0 0 0 0 0 1 0 1 0 … 

Darstellung entspricht: 1,001010...0 · 2 -87 

64 Bits 

S E’ M 

Vorzeichen 

11 Bit 

Excess-1023 

Exponent 

52 Bit Mantisse 

Darstellung entspricht: ± 1,M · 2 E’-1023 


T. Ihme


Truncation: Kappung überzähliger Bits durch 

• chopping 

• von Neuman - Runden 

• runden 

Kappung überzähliger Bits - Chopping 

Prinzip 

• Abschneiden der zu rundenden Stellen 

Beispiel: 0, b 1 b 2 b 3 b 4 b 5 b 6 Rundung auf 3 Nachkommastellen 

0, b 1 b 2 b 3 b 4 b 5 b 6 0, b 1 b 2 b 3 

Fehler: 

• Zwischen 0 ≤ e < 1 der letzten verbleibenden Stelle (hier b 3 ) 

• unsymmetrischer Fehler 


T. Ihme


Kappung überzähliger Bits – Von-Neumann-Runden 

Prinzip 

• Wenn zu rundende Stellen ungleich 0 letzte verbleibende Stelle = 1 

• Wenn alle zu rundende Stellen gleich 0 letzte verbleibende Stelle = 0 


a) 0, b 1 b 2 b 3 1 0 1 0, b 1 b 2 1 

b) 0, b 1 b 2 b 3 0 0 0 0, b 1 b 2 0 

Fehler 

• -1 < e < +1 der letzten verbleibenden Stelle, (hier b 3 ) 

• symmetrischer Fehler 


T. Ihme


Kappung überzähliger Bits – Runden 

Prinzip 

• Unverzerrte oder mathematische Rundung 

• Runden zur nächstgelegenen gekürzten Darstellung 

• Falls eindeutige Bestimmung der nächstgelegenen gekürzten Darstellung 

nicht möglich, d.h. erste zu rundende Stelle = 1 und alle anderen zu 

rundenden Stellen = 0 Runden zur nächsten „geraden“ Zahl 


a) 0, b 1 b 2 b 3 1 0 1 0, b 1 b 2 b 3 + 0, 0 0 1 

0, b 1 b 2 b 3 0 1 1 0, b 1 b 2 b 3 

b) 0, b 1 b 2 b 3 1 0 0 Fallunterscheidung 

b 1 ) falls b 3 = 0 0, b 1 b 2 0 

b 2 ) falls b 3 = 1 0, b 1 b 2 1 + 0, 0 0 1 

Fehler: 

• -0,5 < e < +0,5 der letzten verbleibenden Stelle (hier b 3 ) 

• symmetrischer Fehler 


T. Ihme

Wiederholung Mathematik 4. Klasse: 


T. Ihme


Verallgemeinerter Additions/Subtraktions - Algorithmus: 

• Rechtsshift auf der Mantisse des kleineren Operanden zur Angleichung der 

Exponenten 

• Exponent der Summe/Differenz := Exponent des größten Operanden 

• Addition/Subtraktion der Mantissen und Bestimmung des Vorzeichens 

• Wenn nötig, Normalisierung des Ergebnisses 

Verallgemeinerter Multiplikations/Divisions- Algorithmus: 

• Addiere/Subtrahiere die Exponenten und subtrahiere/addiere 127 10 

• Multipliziere/Dividiere die Mantissen und bestimme das Vorzeichen 

• Wenn nötig, normalisiere das Ergebnis 


T. Ihme


Beispiel für die HW - Implementierung einer Addition/Subtraktion: 

{ 

A: S , E’ , M 

B: S , E’ , M 

A A A 

B B B 

E’ A 

Multiplexer 

E’ 

E’ B 

X 

E’ B 

8 Bit 

Subtrahierer 

Vorzeichen 

S A S B 

n = [ E’ A - E’ B] 

Addition / 

Subtraktion 

Addition 

kombinatorisches Subtraktion 

Steuerungs- 

Netzwerk 

Vorzeichen 

E’ A 

Vornullen- 

Erkennung 

M A 

Vertauscher 

Schieberegister 

n Bit nach rechts 

Mantisse 

add. / sub. 

M B 

Normalisieren 

und Runden 

Größe M 

M von Zahlen 

mit kleinerem E’ 

M von Zahlen 

mit größerem E’ 

8 Bit 

Subtrahierer 

{ 

32 Bit Operanden 

} 

} 

R: S R E’ R 

E’ - X 

M R 

32 Bit Ergebnis: 

R = A + B 


T. Ihme


Zusammenfassung: 

• Computerarithmetik ist endlich und kann folglich nicht übereinstimmen mit der 

natürlichen Arithmetik 

• Selbst der IEEE 754 - Standard für die floating point - Darstellung, wie jede andere 

auch, ist fast immer eine Approximation der realen Zahlen. 

• Rechnersysteme müssen dafür sorgen, den daraus resultierenden Unterschied 

zwischen Computerarithmetik und Arithmetik in der realen Welt möglichst zu 

minimieren, so etwa im einzelnen durch folgende Techniken: 

– Carry-lookahead - Techniken für Addierer mit hoher Performanz 

– Für schnelle Multiplizierer: Booth-Algorithmus und Bit-pair recoding zur 

Reduzierung der Anzahl der benötigten Operationen für die Erzeugung des 

Produkts, Carry-save - Addition zur nochmaligen substantiellen Reduzierung auf 

letztlich zwei zu addierende Summanden nach der carry-lookahead - Technik. 

• Programmierer sollten sich dieser Zusammenhänge bewusst sein. 


T. Ihme

Computerarithmetik

Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.

Template löschen?

Als Template speichern?