DACs und ADCs (330kb)

DACs und ADCs

Anwendungsbereiche 

DAC = Digital-Analog-Converter: Wandlung von digitalen Werten in analoge Spannungen/Ströme 

– Erzeugung von Audio-Signalen (CD Player, Handy,..) 

– Erzeugung von Video-Signalen (Grafikkarten, Beamer,...) 

– Einstellung von Arbeitspunkten in ICs 

ADC = Analog-Digital-Converter: Wandlung analoger Spannungen/Ströme in digitale Werte 

– Wandlung von Audio Signalen (Handy-Micro, Digitale Musikaufnahmen, ...) 

– Wandlung von Video Signalen (in Kameras, Frame Grabbern, ...) 

– Meßwerterfassung (Temperatur, Druck, Helligkeit etc..) 

Signalverarbeitung geschieht heute oft digital. Aufbau daher oft: 

analoge 

Information 

ADC 

DSP 

DAC 

analoge 

Information 

Digitaler 

Signal 

Prozessor 

VLSI Design WS05/06 - DAC und ADC 

P. Fischer, TI, Uni Mannheim, Seite 2

Kenngrößen 

Auflösung (resolution) N 

Geschwindigkeit 

Leistungsaufnahme 

Anzahl Werte, die getrennt werden. Angegeben in Bit. 

8 Bit = 2 8 = 256 Stufen 

10 Bit = 2 10 = 1024 Stufen etc. 

Maximale Frequenz, mit der analoge Werte gewandelt/digitalisiert 

werden können 

FSR = Full Scale Range: Maximale Spannung / maximaler Strom, der gemessen/erzeugt werden kann 

LSB = das Datenbit, das der kleinstmöglichen analogen Änderung (FSR/2 N ) entspricht. Meist Bit 0. 

MSB = das Datenbit, mit dem sich der analoge Wert um ½ FSR ändert. Meist Bit (N-1). 

Auswahl DACs (2002): 8 Bit @ 1 GHz 

14 Bit @ 300 MHz (1W) 

16 Bit @ 1 MHz (800µW, Maxim: 10$) 

18 Bit @ 30MHz (600mW, Analog Devices) 

Typische Werte ADC (2002): 6 Bit @ 1GHz 

12 Bit @ 100 MHz (Analog Devices) 

16 Bit @ 1MHz, 20$ 

18 Bit @ Hz, Dual Slope, 8$ 

24 Bit @ 10 kHz, Oversampling 



Transferverhalten: Offset Fehler 

Oft nicht schlimm, kann 'weggeeicht' werden. 

(Hinweis eines ‚Experten‘ per email: ‚Eichen darf nur das Eichamt‘ – also: kann ‚wegkalibriert‘ werden) 



Transferverhalten: Verstärkungs- (Gain-) Fehler 

Kann oft weggeeicht – pardon: wegkalibriert werden. Daher oft nicht kritisch 



DAC Nicht-Linearität 

Sehr störend. Führt zu Verzerrung des Signals. 



INL and DNL, effektive Auflösung 

Differential Non-linearity (DNL): 

Im Idealfall sollten alle Stufen die gleiche Höhe haben. 

DNL= (größte) Abweichung der Stufen von der Sollhöhe. 

Referenz ist meist eine an die Messwerte angepaßte Gerade 

Integral Non-Linearity (INL): 

INL = (größte) Abweichung zwischen idealer Kennlinie (Gerade) und gemessenen Werten. 

Wesentlich strengeres Kriterium als DNL! 

DNL und INL werden meist in LSB angegeben 

Weiter Kenngrößen: 

Missing Codes (ADC): Es kann sein, daß systematisch gewisse Bitkombinationen bei einem ADC nicht 

vorkommen! 

Monotonizität (ADC, DAC): Verlange, daß z.B. die Ausgangsspannung nie abfällt wenn digitale Werte 

ansteigen 

Settling Time (DAC): Zeit die benötigt wird, bis der Ausgang sich dem Sollwert auf eine gewisse 

Genauigkeit (z.B. 0.5 LSB) angenähert hat. 

Conversion Time (ADC): Kehrwert der maximalen Konversionsrate. Manche ADCs haben interne 

Pipelines. Sie brauchen mehrere Takte, um den Ausgangswert zu ermitteln. 

Glitches (DAC): kurzzeitige falsche Ausgangswerte. Am schlimmsten meist beim Schalten des MSB: 

Beim Schalten von 7 ⇒ 8 (4 bit DAC): 0111 ⇒ 0000 ⇒ 1000 Ausgang kurzzeitig auf Null 



DACs

Idealer DAC 

Eingang ist ein N-bit Wort: b N-1 

, …, b 1 

, b 0 

, das den Wert B = b N-1 

2 -1 + b N-2 

2 -2 + ... + b 1 

2 -(N-1) +b 0 

2 -N 

V out 

= V ref 

x B 

Auflösung = VLSB = V ref 

/ 2 N 



Widerstandsteiler 

Erzeuge 2 N Referenz-Signale mit einem 

ohm'schen Spannungsteiler 

Das Matching der Widerstände muß auf 

LSB-Niveau sein. 

Wähle eines der Signale mit MUX aus 

+ Sehr einfach 

+ Garantiert monoton 

– Layout groß da 2 N Widerstände benötigt. 

(Widerstände in CMOS sind groß!) 

– RC-Zeit durch viele Pass-Gates groß 

⇒ Settling-Zeit schlecht 

(wird quadratisch mit N schlechter, s. 

Kapitel Pass-Transistor Logik) 

– DC-Stromfluß in der Widerstandskette, 

V ref 

wird belastet. 

Verbesserung: 

Nur eine Reihe Schalter mit digitalem 

Decoder. 

3 bit DAC 



Kaskadierte Widerstandsteiler 

Erzeuge Grob- und Feinwerte in 2 Stufen mit 

zwei Spannungsteilern 

+ Benötigt nur 2x2 N/2 Widerstände 

+ Gut für höhere Auflösung 

+ Matching der Widerstände der zweiten Kette ist 

relativ unkritisch 

– Widerstände der ersten Kette müssen auf LSB- 

Niveau übereinstimmen 

– Offset-Spannungen und Verstärkung der Buffer 

sind kritisch 

Beispiel 6 Bit DAC 



R-2R Netzwerk 

Clevere Schaltung, die mit Widerständen mit Werten R und 2R auskommt. 

Jede Stufe hat den Eingangswiderstand R 

In den ‚2R‘ Widerstände fließen je um die Hälfte niedrigere Ströme 

R 1 

= 2R||2R = R 

R' = 2R 

R 2 

= 2R||2R = R 

R' = R+R = 2R 

R 3 

= 2R||2R = R 

R' = R+R = 2R 

R 4 

= 2R||2R = R 

R' = 2R 

V REF 

R 

R 

R 

2R 

2R 

V REF V REF /2 

V REF /4 V REF /8 

2R 

2R 

2R 

I 

1 = 

V REF 

2 R 

I 

1 = 

V REF 

4 R 

I 

1 = 

V 

8R 

REF 

I 

1 = 

V REF 

16 R 



R-2R DAC 

V REF 

R 

R 

R 

2R 

2R 

2R 

2R 

2R 

MSB 

LSB 

R f 

Ströme werden in einer virtuellen Masse aufsummiert 

Durchgangswiderstand der Schalter kritisch, da Ströme unterschiedlich. Daher Schalter links größer 

Sehr einfach, wenige Widerstände 



Strom – DACs mit skalierten Stromquellen 

Erzeuge Ausgangsstrom durch Summation von Strömen (Einfach! – Kirchhoff!) 

Einfachste Variante: Erzeuge Ströme I REF 

, I REF 

/2, I REF 

/4,... (Stromspiegel mit unterschiedlichen W bzw. m) 

Unbenutzte Ströme werden oft nach 'Masse' geleitet, um den Stromverbrauch der Schaltung konstant zu 

halten und die dynamischen Eigenschaften (Einschalten der Stromquelle) zu verbessern 

+ Sehr einfach, CMOS kompatibel 

+ Nur N Stromquellen 

– Das Matching der unterschiedlichen Stromquellen muß aufs LSB genau sein! 

– Nicht garantiert monoton. INL und DNL nicht gut. Glitch beim MSB wahrscheinlich (4I + 2I + 1I ⇒ 8I) 

I REF 

I REF 

/2 I REF 

/4 I REF 

/8 

MSB 

LSB 

R f 



Strom – DACs mit Thermometer Code 

Anderes Extrem: Benutze 2 N identische LSB-Stromquellen, die der Reihe nach angeschaltet werden 

'Thermometer Code' 

+ Garantiert monoton. INL und DNL gut. 

+ Sehr geringe Glitches, wenn der Decoder gutes Timing hat 

– Große Fläche, Ansteuerung der Schalter komplizierter 

Details: - Die Stromquellen müssen gut 'matchen'. Sie werden in einer 

regelmäßigen Matrix angeordnet. 

- Mögliche Gradienten (in V T 

, K etc.) werden durch die Reihenfolge des Einschaltens kompensiert 

- Die Stromquellen werden kaskodiert, um den Ausgangswiderstand zu erhöhen. 

Die Kaskoden können in den Schalter 'integriert' werden 

I = V REF 

/ R REF 

V REF 

durch 

Rückkopplung 

2 N mal 



'Hybrider' Strom – DAC 

Kompromiß: Thermometer – Code für die höheren Bits, skalierte Stromquellen für die 2-4 unteren Bits 

Z.Z. die populärste Architektur 

Thermometer-Code 

Skalierte Quellen 



Beispiel Hybrider Current Steering DAC 



State of the Art 

10 Bit 

1GS/s 

INL < 0.2LSB 

DNL

Tipps auf einer dänischen Seite.... 

Hinweise zur Kaskodierung 



DACs mit 'Switched Capacitors' 

Geschaltete Kondensatoren werden in einer Vielzahl von Anwendungen benutzt: 

Die Kondensatoren werden geladen und dann an einen Integrator geschaltet 

Vorsicht vor Ladungsinjektion in den Schalttransistoren! 

Wesentliche Verbesserung durch differentielle Schaltungen 

Offset des Verstärkers kann durch geschickte Schaltsequenzen kompensiert werden 

Kondensatoren müssen 'linear' (d.h. spannungs-unabhängig) sein -> Meist spezielle Poly1-Poly2 Caps 

Viele Varianten möglich (auch mit identischen Kondensatoren) 

Nicht geeignet für statische Anwendungen! 



Oversampling DACs 

IDEE (sehr allgemein einsetzbar): 

- Ein hochfrequentes Signal wird mit niedriger Auflösung (wenige Bit) geeignet erzeugt 

- Die hohen Frequenzkomponenten werden ausgefiltert 

Extremfall: '1Bit Converter' für Audio-Anwendungen (44kHz Konversions-Rate) 

Sehr schematisch: 

1 Bit Signal 

Nach Filter 

0.5 0.25 1 0 0.75 



ADCs

Sample und Hold 

Vor der Konversion wird das Eingangssignal meist abgetastet und gespeichert. 

'Sample and Hold' = S&H oder 'Track and Hold' = T&H 

Meist mit Kondensator und Schalter. 

Probleme: 

- RC-'settling'-Zeit muß klein sein, damit die Kondensatorspannung auf < 1 LSB stabil ist 

- Öffnen des Schalters muß immer an einem genau definierten Zeitpunkt erfolgen 'Apertur-Error' 

(Es gibt einen Signalabhängigen Anteil im Schalter!) 

- Kondensatorspannung muß während der Konversion stabil bleiben (Leckstrom klein – 'droop') 

- Vorsicht vor Ladungsinjektion durch den Schalter -> 'Dummy' Transistoren zur Kompensation 

Viele trickreiche Schaltungen wurden hierfür entwickelt! 

U 

1x 2x 1x 

in 

U cap 



Integrierender ADC (dual Slope) 

Idee: 

- Wandle Eingangsspannung in Strom. I in 

= U in 

/ R 

- Integriere den Strom auf Kondensator C auf. 

- Miß Zeit, bis eine feste Spannung U ref 

erreicht ist: T = CU ref 

/ I in 

= RC x U ref 

/ U in 

Problem: Zeit hängt von RC ab. Schwer zu kontrollieren. 

Dual Slope Prinzip: 

1. Reset des Ladungsverstärkers 

2. Integriere U in 

für bekannte Zeit T 1 

auf. Q sig 

= -T 1 

I in 

= -T 1 

U in 

/R 

3. Integriere -U ref 

auf, bis Ausgangsspannung Null wird. 

Miß die Zeit T 2 

: Q ref 

= T 2 

U ref 

/R = - Q sig 

= T 1 

U in 

/R 

Hängt NICHT mehr von R oder C ab! 

U in 

= U ref 

x T 2 

/T 1 

Integrator 

Komparator 

U in 

U ref 

R 

Logik, 

Zeitmessung 



Dual Slope ADC 

U int 

U sig 

= T 1 

U in 

/RC 

Steigung hängt 

von U in 

ab 

Konstante 

Steigungen 

t 

T 1 

T 2 

Reset 

Sehr hohe Auflösungen (20 Bit) möglich 

T 1 

wird (in Europa) of zu 20ms gewählt, so daß sich 50Hz-Brumm-Komponenten wegmitteln 

Ladungsinjektion nach dem Reset erzeugt einen Fehler. Dieser kann durch Tricks eliminiert werden 



Sukzessive Approximation 

Erzeuge mit einem DAC eine interne Spannung 

Bestimme den DAC-Wert, der der Eingangsspannung am Nächsten kommt 

Für N Bit sind N Suchschritte nötig: 

1. Schritt: Vergleich mit U ref 

/2 

U in U ref /2 

2. Schritt: Vergleich mit U ref 

/4 Vergleich mit 3/2 U ref 

3. Schritt: etc. 

U in 

S&H 

Komparator 

– Aufwand für DAC ist relativ hoch 

– Wenn früh eine falsche Entscheidung 

fällt ist das Ergebnis falsch! 

DAC 

U ref 

Logik 



Flash ADC 

Eingangsspannung wird simultan 

mit 2 N Referenzwerten verglichen 

Thermometercode wird in Binärcode 

verwandelt 

Sehr schnell 

Hoher Aufwand (2 N -1 Komparatoren!) 

Hoher Stromverbrauch 

Hohe Fläche 

Geeignet für 6-7 Bit 

Design nicht einfach: 

- kapazitive Belastung v. Vin 

- 'Noise' durch gleichzeitiges Schalten 

vieler Komparatoren 

- Belastung des Spannungsteilers, 

falls Komparatoren DC-Strom am 

Eingang haben 



Zweistufiger Flash ADC 

Zweistufige Konversion: 

1. Grobe Konversion (z.B. 4 Bit). Der entsprechende Analogwert wird in einem DAC erzeugt und 

vom Eingangssignal abgezogen. 

2. Nach Hochverstärken des Differenzsignals erneute Konversion 

U in 

4 Bit 

Flash 

DAC 

x 16 

4 Bit 

Flash 

4 MSB 4 LSB 

Wesentlich weniger Hardware / Fläche / Leistung als bei reinem Flash-ADC 

Genauigkeitsanforderungen an Komparatoren etc. viel geringer 

Fehlerkorrektur (bei falscher Entscheidung in der ersten Stufe) ist relativ einfach möglich. (Zweiter Flash 

ADC hat dann ein Bit mehr Auflösung) 

Z.Z. die populärste Architektur für schnelle ADCs mit mittlerer Auflösung 



Algorithmische ADCs 

Das Two-Step-Prinzip wird noch öfter angewendet. Extremfall: 1 Komparator pro Bit: 

Für einen Eingangsbereich von U in 

= 0...2 x U ref 

: 

- Wenn U in 



: Bit = 0, Ausgang = 2 x U in 

Ausgangsbereich 0..2 x U ref 

- Wenn U in 

> U ref 

: Bit = 1, Ausgang = 2 x (U in 

-U ref 

) Ausgangsbereich 0..2 x U ref 

U in 

Komparator 

nächste 

Stufe 

U ref 

U ref 

x 2 

Bit i 

Sehr populär 

Fehlerkorrektur in jeder Stufe möglich. Komparator ist dann unkritisch! 

Alle Stufen sind identisch. Das vereinfacht das Design 

Anzahl Bits ist nur durch die Qualität der einzelnen Blöcke limitiert. 

Implementierung mit Spannungen, Strömen, als Switched Capacitor,.... 



Pipeline ADC 

Bei mehrstufigen Verfahren: Übergib Ergebnis einer Stufe nach einem Takt zur nächsten Stufe. 

Sofort nach der Übergabe des Ergebnisses verarbeitet jede Stufe ein neues Ereignis 

Die Schaltung akzeptiert in jedem Takt einen Analogwert und gibt einen Digitalwert aus 

Ergebnisse erscheinen mit einer LATENZ von K Takten (K = Anzahl Stufen) am Ausgang 

Sehr gut geeignet für algorithmische ADCs 



Oversampling ADCs 

Durch häufiges Messen mit niedrigerer Auflösung läßt sich mit geeigneten Schaltungen die Auflösung 

erhöhen. 

Gut für AC-Signale 

Oversampling ADCs messen daher mit Frequenzen, die höher sind als die Nyquist Frequenz 2f max 

und 

verarbeiten die Daten Digital 

Hier nicht weiter behandelt. Konzeptionell schwierig. Viele trickreiche Verbesserungen möglich. 

Stichwort Delta-Sigma Wandler. 

Sehr hohe Auflösungen (24 Bit) mit 'relativ' geringem Aufwand. 

Standard für Audio-Anwendungen 



Referenzen

Referenzen sollen unabhängig sein von: 

- Betriebsspannung 

- Temperatur 

- Bauteiltoleranzen 

Spannungs / Strom- Referenzen 

Einfachstes Beispiel: MOSFET Spannungsteiler 

- Im Idealfall unabhängig von Temperatur und Bauteiltoleranzen, 

- Aber proportional zur Betriebsspannung 

Beispiel: MOS mit Widerstand 

- Geringere Abhängigkeit von Betriebsspannung 

- Abhängig von Temperatur (via MOS und TC des Widerstands) 

- Abhängig von Bauteilen 

Beispiel: 'Unsere' Referenzschaltung in weak Inversion: 



Referenz-Spannungsquelle 

Schwache Inversion: 

10 

Starke Inversion: 

I 

D 

= 

I 

DO 

e 

V 

nU 

G 

Th 

e 

−V 

U 

S 

Th 

I D 

[µA] 

1 

0,1 

I 

D 

= 

K 

2 

W 

L 

( V − V ) 2 

GS 

T 

0,01 

I 

0 

= 

m I 

DO 

e 

V 

V 

nU 

1 

I I nU Th 

DO e 

1 

e 

−V 

2 

Th 

U Th 

1E-3 

0,4 0,6 0,8 1,0 1,2 1,4 

V GS 

[V] 

I 0 I 0 

I 

I 

= 

( V − V − V ) 2 

0 K W 

2 L 1 2 T 

= 

m 

( V − V ) 2 

0 K W 

2 L 1 T 

0 = I V2 

R 

0 = m 

/ 

V 1 

I0 = V2 

/R 

kT 

m 1 

⇒ V 2 = ln 

V 

q 

2 

2 

m 

W K 

R 

L 2 

R 

⇒ 

V 

= 

m 

−1 

1 

Hängt von Prozessparametern ab! 

☺ 


☹ 


Bandgap Referenz 

Idee: Erzeuge eine temperaturunabhängige Spannung durch Summation einer Spannung mit einem 

positiven Temperaturkoeffizienten (TC) und einer Spannung mit einem negativen TC 

Die Vorwärts-Spannung einer Diode hat einen negativen TC = dV BE 

/dT ~ -2mV/K 

Eine Spannung, die mit der Temperatur ansteigt (PTAT – Spannung 'Proportional To Absolute 

Temperature) kann man auf verschieden Art erzeugen (s. vorne: 0.085mV/K) 

Blockschaltbild: 

I B 

-2mV/K 

Vref 

PTAT, z.B. kT/q 

0.085mV/K 

x k 

Das funktioniert nur gut in einem begrenzten Temperaturbereich, da bei genauerer Betrachtung alles 

nicht-linear von der Temperatur abhängt 

Verschiedene Möglichkeiten zur Verbesserungen wurden vorgeschlagen

DACs und ADCs (330kb)

Erfolgreiche ePaper selbst erstellen

Template löschen?

Als Template speichern?