Ein zeitkontinuierlicher Sigma-Delta Modulator mit ... - DGBMT

Ein zeitkontinuierlicher Sigma-Delta Modulator mit
Stromquellen-Rückkopplung und reduzierter Clock-Jitter
Empfindlichkeit
Maurits Ortmanns, Friedel Gerfers, Yiannos Manoli
Albert-Ludwigs-Universität, Lehrstuhl für Mikroelektronik
D-79110 Freiburg. maurits@imtek.uni-freiburg.de
Abstract
In diesem Paper wird eine vorher nicht veröffentlichte Technik für die Reduktion der Clock-Jitter
Empfindlichkeit zeitkontinuierlicher Sigma-Delta Modulatoren vorgestellt. Hierzu wird die Haupt-Fehlerquelle, der
Rückkopplungs-Digital/Analog Umsetzer durch eine abfallende Pulsform realisiert, die von einer Transistor-Stromquelle
und einer steuernden Einheit erzeugt wird. In dieser ersten Implementierung wurde ein zeitkontinuierlicher
Modulator dritter Ordnung entworfen, der ¼ Dynamikbereich erreicht und dabei nur ¾¼Ï aus einer ½Î
Spannungsversorgung verbraucht; gleichzeitig konnte die Jitter-Empfindlichkeit merklich reduziert werden.
1. Einführung
In abgetasteten Systemen führt ein zeitliches Jitter des
Systemtaktes zu einer uneinheitlichen Abtastung, was in
Rauschquellen unterschiedlichster Art und Form resultiert.
In zeitdiskreten (DT) Sigma-Delta (¦¡) Modulatoren,
die üblicherweise in Schalter-Kondensator (SC) Technik
implementiert werden, ist die Variation der übertragenen
Ladungsmenge pro Taktzyklus relativ niedrig, da diese
Modulatoren mit niedriger Einschwingzeit ausgeführt
werden. Dies wiederum führt dazu, dass der größte Teil
der auf den Kapazitäten gespeicherten Ladung zu Beginn
einer Taktperiode verarbeitet, d.h. übertragen wird [1].
Deshalb liegt die Hauptfehlerquelle durch Clock-Jitter in
DT Modulatoren am Abtasthalteglied des Eingangs, wo
ein zeitlicher Abtastfehler zu einem äquivalenten Amplitudenfehler
des Abtastsignals wird. Für ein unkorreliertes,
Gauss-verteiltes Takt-Jitter mit einer Standardabweichung
von Ø ¾ , ist diese dominante Rauschleistung proportional
zu
¾
ÇËÊ
, wobei OSR die Überabtastrate des Modulators
¿
ist [1].
Neben diesen zeitdiskreten Modulatoren ist in den letzten
Jahren die Anzahl der Publikationen über die so genannten
zeitkontinuierlichen ¦¡ Modulatoren stetig angestiegen,
wobei gleichzeitig auch das industrielle Interesse
wächst. Dies ist vor allem durch die wesentlichen Vorteile
gegenüber den DT Implementierungen begründet:
ein implizites Anti-Aliasing-Filter, die Verlagerung des
Abtastprozesses ins Innere des Modulators, sowie Geschwindigkeitsvorteile
bezüglich der aktiven Elemente,
was schließlich auch zu extrem niedrigen Verlustleistungen
führt [2] [3] [4].
Diese Vorteile werden jedoch erkauft mit einer schlechteren
Synthesisierbarkeit und vor allem mit einer erhöhten
Empfindlichkeit gegenüber nichtidealen Eigenschaften,
insbesondere dem erwähnten Takt-Jitter.
Im Gegensatz zu den DT Modulatoren ist bei den
Ë
ٴص Ê
ܴص
Ü´Òµ Ý´Òµ
Ê
ݴص
¦Î Ö
ݴص
Ì Ë
Ø
(a) NRZ-Modulator Implementierung
ٴص Ê
Ë
ܴص ܴҵ ݴҵ
Ê Ê
ݴص
Ê
¦Î Ö
ݴص
Ì Ë
Ø
(b) SCR-Modulator Implementierung [5]
ÐÙÒ ½º Ì ¦¡ ÅÓÙÐØÓÖ ÙÒØÖ×ÐÒ Í
CT Realisierungen die dominante Rauschquelle durch
Clock-Jitter im Rückkopplungs-Digital/Analog-Umsetzer
(DAU) zu finden. Dessen Ausgangssignale werden typischerweise
rechteckförmig ausgelegt, was dazu führt, dass
sich das integrierte Rückkopplungssignal linear mit einer
Variation der Integrationszeit ändert, welche durch das
Clock-Jitter gegeben ist. Dies ist schematisch in Bild 1(a)
dargestellt. Aus diesem Grund sind CT Modulatoren gegenüber
Taktjitter um Größenordnungen empfindlicher
als die äquivalenten DT Realisierungen [1].
Als Lösung wurde erstmals in [5] vorgeschlagen, abfallende
Rückkopplungs-DAU Pulse zu verwenden, um
diese Empfindlichkeit zu reduzieren. Dazu wurde, ähnlich
der SC-Technik, eine Kapazität Ê auf eine Referenz-

Ï
Ä Ô½
Ï
Ä Ò½
Ï
Ä
ËÊ Ï
Ô¾
Ä
Ô½ ËÊ Ô¿
Ô¾ ËÊ Ô¿
¾ ½
¿
ÁÒ Ô
Ê ½ ÁÒØ ½ Ê ¾ ÁÒØ ¾ Ê ¿ ÁÒØ ¿
ÁÒ Ò
½
¾
¿
ËÊ Ò½ ËÊ Ò¾ ËÊ Ò¿
Ï
Ä Ï
Ò¾
Ä Ò¿
(a) Architektur des voll-differentiellen Modulators
ÃÓÑÔ
²
ÐÓ
ÇÙØ
¨
Ê
Î
¨
Î ÐÓÛ
¨
¨
ÇÔÑÔ ÁÒÔÙØ
Î Å ¼ÑÎ
Ê Ê
(b) SCR-I - Schaltung
ÐÙÒ ¾º ÖØØÙÖ × ÅÓÙÐØÓÖ× ¿ Ö ÇÖÒÙÒ ÑØ ËʹÁ ÊĐÙÓÔÔÐÙÒ
Á Ò
Î ÐÓÛ Ò
spannung aufgeladen, um dann im Rückkopplungszeitraum
über einen zusätzlich integrierten Widerstand Ê Ê
auf den Integrator-Eingang entladen zu werden. Damit
wird ein exponentiell abfallender Rückkopplungspuls exakt
bestimmt, und zwar einmal durch die Zeitkonstante
Ê Ê Ê und zum zweiten durch den begrenzenden
Widerstand Ê Ê , der zusammen mit der Referenzspannung
den Maximalwert des Strompulses bestimmt. Die
entsprechende Schaltung wurde SCR-Rückkopplung benannt
und ist im Bild 1(b) dargestellt. Eine weiterführende
theoretische Betrachtung zur Synthese wird in [6] gegeben,
während in [7] die erste implementierte Schaltung
vorgestellt wurde.
Nichtsdestotrotz wird diese Technik von einigen
Nichtidealitäten begleitet: Ein endliches Verstäkungs-
Bandbreite-Produkt der Operationsverstärker (ÇÔÑÔ)
verursacht eine Verlangsamung des Entladeprozesses, da
der Integrator-Ausgang dem schnellen Eingangspuls nicht
folgen kann [8]. Deshalb erscheint die Pulsflanke langsamer
als berechnet und die Empfindlichkeit gegenüber dem
Takt-Jitter erhöht sich.
Darüberhinaus erschwert sich die Implementierung eines
Modulators mit interner Multi-Bit Quantisierung durch
die Verwendung der SCR-Technik: Multi-Bit Quantisierung
wird eingesetzt, um die Auflösung und Stabilität
eines Modulators zu erhöhen, erfordert jedoch einen sehr
linearen Rückkopplungs-DAU, was üblicherweise durch
Linearisierungstechniken wie das ÝÒÑ ÐÑÒØ
ÅØÒ (DEM) erreicht wird. Diese Technik ist jedoch
nicht einfach auf den SCR-DAU übertragbar, da in
diesem Fall 2 unterschiedliche Elemente in der Rückkopplung
verwendet werden ( Ê ² Ê Ê ), die beide im
Bereich der Auflösung des Modulators abgestimmt, d.h.
linearisiert werden müßten. Die DEM-Techniken basieren
jedoch auf nur einem Rückkopplungselement.
Dementsprechend wird in diesem Paper eine Alternative
zur SCR-Technik vorgeschlagen, die auf der Implementierung
des Rückkopplungs-DAU durch Transistorstromquellen
basiert, die von einer abfallenden Spannungsflanke
gesteuert werden. Damit wird es möglich, die genannten
Nachteile der SCR-Technik zu umgehen. In diesem
Paper wird die prinzipielle Funktionalität dieser neuen
Technik präsentiert.
In Kapitel 2 wird ein Überblick über den vorgschlagenen
Strom-DAU mit abfallender Flanke gegeben. Die Synthese
und Implementierung des hier vorgestellten Modulators
¿ Ö Ordnung wird in Kapitel 3 gezeigt, während Kapitel 4
die erhaltenen Messergebnisse präsentiert. Kapitel 5 behandelt
die auftretenden Nichtidealitäten und Kapitel 6
enthält eine kurze Zusammenfassung.
2. Die SCR-I Rückkopplungstechnik
Wie schon einleitend erwähnt, birgt der Einsatz der
SCR-Technik, also die Generierung eines abfallenden
DAU-Spannungpulses durch Entladung einer Kapazität
über einen Widerstand auf den Integratoreingang einige
nichtideale Eigenschaften, darunter die Abhängigkeit
des Entladungsprozesses vom virtuellen Masseknoten am
Eingang der OpAmp [8] und zusätzlich die umständliche
oder gar unmögliche Implementierung einer DEM-
Technik für die nun 2 vorhandenen Rückkopplungselemente.
Deshalb wird hier vorgeschlagen eine Stromquellen-
Rückkopplung zu verwenden, deren Steuerspannung als
abfallende Flanke ausgebildet ist, wobei diese Flanke linear,
exponentiell oder andersartig sein kann. Damit wird
das Rückkopplungssignal unabhängig vom Eingangsknoten
des Integrators, die Jitterempfindlichkeit unabhängig
vom OpAmp und zusätzlich wird die Implementierung
eines Multi-Bit Rückkopplungs-DAC sehr einfach, da nur
noch ein Stromquellenarray linear abzustimmen ist.
Eine schematische Darstellung der vorgeschlagenen Technik
ist in Abb. 2(a) für den hier präsentierten Modulator
¿ Ö Ordnung gezeigt: die Rückkopplungssignale werden
von Transistor-Stromquellen generiert, deren Gate-
Steuerspannung als abfallende Spannungen anliegen.
Um einen zu [7] vergleichbaren Modulator zu erhalten
werden diese Steuerspannungen ähnlich der ursprünglichen
SCR-Technik exponentiell von einer Kapazitäts-
Widerstands-Anordnung gebildet, die in Abb. 2(b) gezeigt
ist. Hier wird die Kapaztität in der ersten Takthälfte
(¨) auf eine Anfangsspannung Î aufgeladen, welche
den anfänglichen Strompeak erzeugen soll. In der zweiten

Takthälfte (¨) wird die Kapazität über den Widerstand exponentiell
auf eine Endspannung Î ÐÓÛ entladen, und zwar
mit einer Zeitkonstanten Î Ê Ê Ê . In Anlehnung an
[7] wurde die resultierende Rückkopplungsstruktur SCR-I
Technik benannt.
3. Modulator Synthese
Üblicherweise wird die Synthese eines zeitkontinuierlichen
¦¡ Modulators auf Grundlage einer DT-to-
CT Transformation durchgeführt, wodurch CT Integrator-
Skalierungskoeffizienten so berechnet werden, dass eine
CT-DT Modulator-Äquivalenz erreicht wird [3]. Dies
wurde in [7] unter Zuhilfenahme der Berechnungen in [6]
für einen SCR-Modulator durchgeführt. Durch die ähnliche
Form der Rückkopplungspulse kann diese Methode
auch für den hier vorgestellten Modulator genutzt werden.
Um eine spürbare Verminderung der Empfindlichkeit gegenüber
Takt-Jitter zu erreichen wurden die Zeitkonstanten
der Rückkopplungspulse wie folgt gewählt:
Á½ ± Ì Ë Á¾ ½¼± Ì Ë Á¿ ½¼± Ì Ë (1)
wobei Ì Ë die Abtastzeit des Modulators ist. Damit können
wie in [7] und [6] die Skalierungskoeffizienten der Integratoren
bestimmt werden:
Ëʽ ½ Ëʾ ¿ ËÊ¿ (2)
Die Aufgabe besteht nun darin, aus diesen Skalierungskoeffizienten
die Dimensionierung der Rückkopplungselemente
zu bestimmen, was im Fall der abfallenden
Stromquellen-Rückkopplung schwieriger ist, als für die
reine SCR-Technik in [7]. Der Grund hierfür ist, dass der
Transformationsprozess in [6] für exponentiell abfallende
Rückkopplungspulse entwickelt wurde, deren Endwert
gegen Null tendiert. Im Fall der SCR-I Rückkopplung
werden diese Pulse aber von Stromquellen erzeugt, deren
unterer Grenzwert von der Referenzspannung Î ÐÓÛ in
Abb. 2(b) abhängt.
Deshalb stellt sich die Frage, wie die Größe dieses Endspannungswertes
gewählt werden kann, der nach obigen
Überlegungen die Stromquelle vollständig abschalten
sollte. Dies ist prinzipiell nur durch eine vollständige
’Abschaltung’ der Transistor-Gates möglich, was jedoch
gewöhnlich vermieden wird, weil es die Stromquelle sehr
weit in die schwache Inversion führt. Dabei würde der
Rückkopplungsstrom nicht mehr rein exponentiell verlaufen
und damit der Transformation nach [6] widersprechen.
Der Einfachheit halber wurde deshalb das einfachste Transistormodel
der starken Inversion angenommen, nach dem
der Transistorstrom versiegt, wenn die effektive Gate-
Source-Spannung Î × ¼ ist. Dann kann die ’untere’
Referenzspannung Î ÐÓÛ in Abb. 2(b) als Threshold-
Spannung Î Ø des entsprechenden Rückkopplungstransistors
gewählt werden.
Damit erhält man für den Rückkopplungsstrompuls:
Á ¬ ¼ Ï
ÐÓÛ
¾ Ä Î ¡ ¾
× ÐÓÛ Î Ø (3)
Î × ÐÓÛ Î × ¡ ÜÔ ØÈ Î (4)
worin Î × die Gate-Source Spannungen der Stromquellen
und Á ÐÓÛ die obere und untere Grenze des Rückkopplungsstroms
sind. Ø È Ì Ë ¾ entspricht der Dauer
des Pulses. Durch die quadratische Abhängigkeit des
Transistorstroms von der entsprechenden Gatespannung
halbiert sich die Zeitkonstante des Strompulses im Vergleich
zur Zeitkonstante der Steuerspannung und damit
der RC-Schaltung in Abb. 2(b), weshalb diese gegenüber
dem gewünschten Designziel in Gl. 1 verdoppelt werden
muss.
Á Î
¾
Ê
¾
(5)
Î × ÐÓÛ Î × ¡ ÜÔ Ì Ë ¾
¾ Á (6)
Unter Berücksichtigung der Verhältnisse der Widerstände,
Kapazitäten und Skalierungskoeffizienten an jedem Integrator,
¡ Ë ½
Ê
, sowie mit der Umformung
Á Î Ê
Ê
, wobei Á der Rückkopplungsstrom-Peak und
Î Ê die Referenzspannung des Modulators ist, können
die Rückkopplungsstromquellen folgendermassen skaliert
werden:
Á ¡ Î Ê ¡ Ë ¡ (7)
Ï
Ä ¾ Î Ê Ë
¬ ¼ Î ×
(8)
Mit Modulator-Spezifikationen wie in [4] und [7]:
½ Ô ¾ ¿ ½Ô (9)
Î Ê ¼ÑÎ Ë ¾ÅÀÞ
und einer gewählten Peak-Steuerspannung in Abb. 2(b)
Î Ò ¿¼¼ÑÎ · Î Ø Ò und Î Ô Î
¿¼¼ÑÎ · Î Ø Ô , wobei Î ÐÓÛ Ò Î Ø Ò und Î ÐÓÛ Ô
Î Î Ø Ô , erhält man für die Transistorskalierung in
Abb. 2(a):
Ï
Ä Ò½ ½
Ï
Ä Ò¾ ½
Ï
Ä Ò¿ ¾¿ (10)
wobei die p-Kanal-Transistoren um einen Faktor ¬Ò
¬ Ô
breiter gewählt werden müssen.
Nach diesen Spezifikationen und einer Architektur wie
in Abb. 2(a) wurde ein Modulator ¿ Ö Ordnung in einer
¿¿Î ¼Ñ Standard CMOS Technologie entworfen.
Das Signalbasisband wurde zu ¾ÀÞ, die
Überabtastung zu ÇËÊ gewählt [4] [7]. Das Chip-
Photo der Schaltung ist in Abb. 3 gezeigt. Der entworfene
Modulator verbraucht nur ¾¼Ï aus einer ½Î
Spannungsversorgung. Die Kern-Chipfläche beträgt weniger
als ½¾ÑÑ ¾ .

×Ö ÅÓÙÐØÓÖ
ËÆÊ ËÆÊ ℄
¼
¼
¼
¼
¿¼
¾¼
Ñ××ÒÖ ËÆÊ
Ñ××ÒÖ ËÆÊ
ÖÛØÖØÖ È ÐÓØ
4. Messergebnise
ÐÙÒ ¿º Ô¹ÈÓØÓ
Der so implementierte Modulator mit SCR-I Rückkopplung
wurde sowohl bezüglich seiner generellen Performance
vermessen, um die Funktionalität des ¦¡ Modulators
¿ Ö Ordnung mit der neuen Rückkopplungstechnik
zu zeigen, als auch bezüglich der Empfindlichkeit
gegenüber Takt-Jitter, was das eigentliche Ziel der Struktur
ist. Für alle Messungen wurde der 1-bit Ausgangsdatenstrom
mit Hilfe eines Logic-Analyzers (ÀȽ¼¼)
aufgenommen. Daraus wurde dann eine Ì mittels
ÅÌÄ berechnet. Der Clock-Jitter Messaufbau
wurde gewählt, wie in [7] beschrieben.
Abb. 4 zeigt ein so erhaltenes Leistungsdichtespektrum
(LDS) des Modulators mit SCR-I Rückkopplung für ein
Eingangssignal bei ÀÞ. Zusätzlich ist das integrierte
Inband-Rauschen (ÁÆ) gegeben. Es ist offensichtlich,
dass der Pegel des weissen Rauschens den dynamischen
Bereich bestimmt, was in einem Inband-Rauschen von etwa
ÁÆ ¼ resultiert. In [4] waren dies
für eine Non-Return-to-Zero Implementierung und in [7]
¼ für die SCR Implementierung. Der Grund für die-
ÄË ℄
¼
¼
½¼¼
½¼
ÄË × ËÊ Á
ÁÒØÖ ÁÒÒ ÊÙ×Ò
½¼ ¾ ½¼ ½¼
ÖÕÙÒÞ ÀÞ℄
ÐÙÒ º Ä×ØÙÒ×عËÔØÖÙÑ
sen Anstieg des IBN kann durch eine grobe Abschätzung
des weissen Rauschstroms der Stromquellen der ersten
Rückkopplungsschleife gefunden werden:
¾ ÒØ ¿ Ì
½
ÑÒ
¾
¾
ÀÞ
(11)
wobei Ì ¿¼¼Ã sowie die Boltzman Konstante
ist, und die Trankonduktanz ÑÒ aus den Gleichungen
2, 7 und 10 berechnet werden kann. Dabei gilt für
½¼
¼
¼
¼
¼
Î Ò
Î
℄
Ö
ÐÙÒ º ËÒйÊÙ×¹´×ØÓÖØÓÒµ¹×ØÒ
¬ Ò ½¼¼
Î ¾ . Durch Multiplikation der Rauschstromdichte
mit dem Skalierungwiderstand des Eingangssignals
Ê ½ ¾Å Å [4], erhält man die eingangsbezogene
Rausch-Spannungsdichte:
ÚÒØ ¾ ¾
ʾ ½ ¡ ¾ ½¾ Î
ÒØ ¾¿ (12)
ÀÞ
welche sich zu einem ½½ Rauschpegel übertragen
läßt. Wenn man zusätzlich das Rauschen des p-Kanal-
Transistors hizunimmt, ergibt sich ein weiterer Anstieg
um ¿. In Abb. 4 ist diese überschlägige Abschätzung
klar bestätigt.
Abb. 5 zeigt den gemessenen Signal-Rausch-Abstand,
gemessen bei Ë ¾À sowie den Signal-Rausch
und Distortion-Abstand, gemessen bei Ë À, des
Modulators mit SCR-I Rückkopplung. Hierbei wurde das
Inband-Rauschen abzüglich des dc-Signals ab ca. 100Hz
bis zur Bandkante ¾ÀÞ aufsummiert. Wie oben
gezeigt wird der dynamische Bereich durch das weisse
Rauschen der Transistor-Stromquellen begrenzt, erreicht
jedoch nichtsdestotrotz einen Wert von Ê ¼ mit
klaren 10 Bit Auflösung.
Bezüglich der Empfindlichkeit gegenüber Takt-Jitter ist
bekannt, dass die zeitliche Modulation dem Ausgangsspektrum
eines zeitkontinuierlichen Modulators über die
Rückkopplungspfade weisses Rauschen hinzufügt [1].
Durch die Implementierung des DAU mit abfallenden
Flanken ist zu erwarten, dass dieses weisse Rauschen im
Vergleich zu einem Modulator mit NRZ Rückkopplung
abnimmt [6]. Dies wird in Abb. 6 gezeigt, wo das LDS des
hier vorgestellten Modulators mit SCR-I Rückkopplung
unter dem Einfluss von Ø ½¼±ÌË Takt-Jitter gezeigt
ist. Zum Vergleich wurde zusätzlich ein Modulator mit
rechteckförmiger, NRZ-Rückkopplung vermessen [4].
Hier wird deutlich, dass der Rauschpegel beim Modulator
mit SCR-I Rückkopplung um fast ¾¼ unter dem des
’gewöhnlichen’ Modulators liegt. Als zusätzliches Resultat
dieser Messung konnten zum ersten Mal die in der
Literatur erwähnten nicht-weissen Rauschschürzen um
den Signalpeak nachgewiesen werden, die das so genannte
akkumulierte VCO-Takt-Jitter verursacht [3][9].
In Abb.7 ist das gemessene Inband Rauschen des hier vorgestellten
Modulators mit SCR-I Rückkopplung über dem
¾¼
½¼
¼

ÄË ℄
ÄË ℄
¼
¼
½¾¼
½¼ ½ ½¼ ¾ ÖÕÙÒÞ ÀÞ℄ ½¼ ½¼
(a) NRZ-Modulator
¼
¼
½¾¼
½¼ ½ ½¼ ¾ ÖÕÙÒÞ ÀÞ℄ ½¼ ½¼
(b) SCR-I-Modulator
ÐÙÒ º ÄË Ò× ÆÊ ÙÒ ×× ËʹÁ ÅÓÙ¹
ÐØÓÖ× ÙÒØÖ ÐÓ¹ÂØØÖ Ò­Ù×׸ Ø ½¼±Ì Ë
ÁÆ ℄
¼
¼
¼
ËÊ Á ÅÓÙÐØÓÖ
ÆÊ ÅÓÙÐØÓÖ 7℄
ÁÐ× ÁÆ
ÔÔÖÓÜ ÂØØÖ ÁÆ
¼¼½ ¼½ ½ ½¼
Ø ± Ì Ë ℄
ÐÙÒ º Ñ××Ò× ÁÆ ÙÒØÖ ÐÓ¹ÂØØÖ Ò¹
­Ù××
Clock-Jitter des Systems aufgetragen und mit dem Verhalten
eines NRZ-Modulators [7] [4] verglichen. An dieser
Stelle wird die Funktionalität des vorgestellten Konzepts
besonders deutlich, da in dieser ersten Implementierung
und trotz der groben Annäherung des Transistorverhaltens
im Model in Gl. 3 eine deutliche Absenkung der Empfindlichkeit
gegenüber Takt-Jitter erreicht werden konnte, die
mehr als ½¼ für grosse Werte von Ø beträgt.
In Tabelle 1 sind die Ergebnisse und Eigenschaften der
implementierten Schaltung mit SCR-I Rückkopplung zusammengestellt
und mit einer älteren Schaltung mit rechteckförmiger
Rückkopplung verglichen[7, 4].
5. Nicht-Idealitäten und
Verbesserungsmöglichkeiten
Neben den erreichten Ergebnissen sind zwei Ursachen
nicht-idealen Verhaltens besonders zu benennen: Zum
einen reduziert das weisse Transistor-Stromrauschen den
dynamischen Bereich des Modulators, was die Auflösung
hinter die theoretisch möglichen Werte zurückfallen läßt.
Jedoch ist dieses Verhalten stark von der jeweiligen Im-
ÌÐÐ ½º Ù×ÑÑÒ××ÙÒ Ö Ò×ØÒ
Ì ÒÓÐÓ
Î
ËÒÐ ÖÕ
Ø×Ø ÖÕ
Ä×ØÙÒ×ÚÖÖ
ÆÊ
ËÊ Á
¼ Ñ ¿¿ Î ÅÇË
½ Î
¾ ÀÞ
¾ ÅÀÞ
¾¼ Ï
ÝÒ Ö ½
ÑÜ ËÒ ÊÙ× ×Ø ¼ ¿
ÅÜ Ì ÓÐÖÖÖ×Ø Ø ½±ÌË Ø ±ÌË
ÁÆ ¼
plementierung abhängig, und zwar betreffend der Architektur,
der Abtastfrequenz und anderer Faktoren, was eine
Vermeidung in zukünftigen Entwürfen leicht möglich
macht.
Die weitaus grössere Aufgabe, die noch näherer Aufmerksamkeit
bedarf, ist die unzureichende Abschaltung der
Stromquelle am Ende der abfallenden Flanke, was durch
das nicht-zutreffende Model in Gl. 3 begründet ist und zu
einem Reststromfluss im Moment der Abschaltung durch
den verjitterten Takt führt. Dieser lag nur um einen Faktor
3-4 unter dem Rückkopplungsstrom des ursprünglichen
NRZ-Modulators [4] und ist damit der Grund für die
nicht-ideale Clock-Jitter-Unterdrückung in Abb. 7, wenn
man diese mit den idealen Ergebnissen in [6] vergleicht.
Eine mögliche Lösung wäre die Absenkung der unteren
Referenz-Spannung Î ÐÓÛ der Steuerspannung, um die
Stromquelle weiter in den Sperrbereich zu bringen. Andererseits
führte dies sicherlich zu einem Auflösungverlust
durch die folgende Abweichung vom idealen, exponentiellen
Verlauf des Rückkopplungsstroms.
Deshalb bedarf dieser Punkt weiterer theoretischer Betrachtung
oder muss durch Simulation gelöst werden.
6. Zusammenfassung
In diesem Paper wird erstmalig ein zeitkontinuierlicher
¦¡ Modulator mit Stromrückkopplung und reduzierter
Empfindlichkeit gegenüber Takt-Jitter vorgestellt. Dazu
wird der Rückkopplungs-Digital/Analog Umsetzer durch
Stromquellen implementiert, deren Steuerspannung als
exponentiell abfallender Puls ausgebildet ist. Im Gegensatz
zu vorangegangenen Techniken wird der Rückkopplungspuls
hierdurch unabhängig vom Integratoreingangspotential
und gleichzeitig wird ein zukünftiger Multi-Bit
Entwurf ermöglicht.
Die vorgeschlagene Schaltungstechnik wurde beispielhaft
in einem verlustleistungsarmen, 1.5V Modulator ¿ Ö Ordnung
implementiert. Sowohl die erfolgreiche Synthese als
auch viel versprechende Messergebnisse konnten gezeigt
werden. Trotz zweier dominanter, nicht-idealer Eigenschaften
erreicht der gezeigte Modulator einen Dynamik-
Bereich von ¼, wobei die Empfindlichkeit gegenüber
Takt-Jitter um mehr als ½¼ reduziert werden konnte.

7. References
[1] H. Tao, L. Toth, J.M. Khoury, “Analysis of timing jitter in
bandpass sigma-delta modulators,” IEEE Trans. on Cir. and
Sys. -II, 1999, vol. 46, pp. 991–1001.
[2] E.J. van der Zwan, E. C. Dijkmans, “A 0.2-mW CMOS ¦¡
modulator for speech coding with 80 dB dynamic range”,
IEEE J. Solid-State Circuits, 1996, Vol.31, pp. 1873-1880.
[3] J.A. Cherry, W.M. Snelgrove, “Continuous-time Delta-
Sigma Modulators for High-Speed A/D Conversion”, Kluwer
Academic Pub., 1999.
[4] F. Gerfers, M. Ortmanns, Y. Manoli, “A 12 bit power efficient
continuous-time ¦¡ modulator with ¾¼Ï power
consumption”, Proc. ESSCirC, 2001, pp. 536-539.
[5] M. Ortmanns, X. Huang, and Y. Manoli, “Neue DAU-rückkopplung
für zeitkontinuierliche ¦¡ Modulatoren”, ITG-
Fachbericht 162, Mikroelektronik für die Informationstechnik,
pp. 221-226, 2000.
[6] M. Ortmanns, F. Gerfers, and Y. Manoli, “Jitter insensitive
Feedback DAC for Continuous-Time ¦¡ Modulators”,
Proc. ICECS, 2001, pp. 1049-1053.
[7] M. Ortmanns, F. Gerfers, Y. Manoli, “A continuous-time
¦¡ modulator with reduced jitter sensitivity”, Proc. ES-
SCirC, 2002, pp. 287-290.
[8] M. Ortmanns, F. Gerfers, Y. Manoli, “The implementation
of a continuous-time sigma-delta modulator with reduced
jitter sensitivity”, GMM/GI/ITG-Fachtagung - Entwurf Integrierter
Schaltungen und Systeme, E.I.S.-Workshop, Erlangen,
2003, accepted on.
[9] A. Berkowitz, I. Rusnak, “FFT processing of randomly sampled
harmonic signals”, IEEE Trans. Signal Processing,
1992, vol. 40, pp. 2816-2819.