LCD TV SERVICE MANUAL
LCD TV SERVICE MANUAL
LCD TV SERVICE MANUAL
You also want an ePaper? Increase the reach of your titles
YUMPU automatically turns print PDFs into web optimized ePapers that Google loves.
DDR<br />
IC1-*1<br />
A3R12E4JFF-G8E<br />
VREF J2<br />
A0 M8<br />
A1 M3<br />
A2 M7<br />
A3 N2<br />
A4 N8<br />
A5 N3<br />
A6 N7<br />
A7 P2<br />
A8 P8<br />
A9 P3<br />
A10 M2<br />
A11 P7<br />
A12 R2<br />
BA0 L2<br />
BA1 L3<br />
CK J8<br />
CK K8<br />
CKE K2<br />
ODT K9<br />
CS L8<br />
RAS K7<br />
CAS L7<br />
WE K3<br />
LDQS F7<br />
UDQS B7<br />
LDM F3<br />
UDM B3<br />
LDQS E8<br />
UDQS A8<br />
NC_4 L1<br />
NC_5 R3<br />
NC_6 R7<br />
NC_1 A2<br />
NC_2 E2<br />
NC_3 R8<br />
VSSDL J7<br />
VDDL J1<br />
ZENTEL<br />
G8 DQ0<br />
G2 DQ1<br />
H7 DQ2<br />
H3 DQ3<br />
H1 DQ4<br />
H9 DQ5<br />
F1 DQ6<br />
F9 DQ7<br />
C8 DQ8<br />
C2 DQ9<br />
D7 DQ10<br />
D3 DQ11<br />
D1 DQ12<br />
D9 DQ13<br />
B1 DQ14<br />
B9 DQ15<br />
A1 VDD_5<br />
E1 VDD_4<br />
J9 VDD_3<br />
M9 VDD_2<br />
R1 VDD_1<br />
A9 VDDQ_10<br />
C1 VDDQ_9<br />
C3 VDDQ_8<br />
C7 VDDQ_7<br />
C9 VDDQ_6<br />
E9 VDDQ_5<br />
G1 VDDQ_4<br />
G3 VDDQ_3<br />
G7 VDDQ_2<br />
G9 VDDQ_1<br />
A3 VSS_5<br />
E3 VSS_4<br />
J3 VSS_3<br />
N1 VSS_2<br />
P9 VSS_1<br />
B2 VSSQ_10<br />
B8 VSSQ_9<br />
A7 VSSQ_8<br />
D2 VSSQ_7<br />
D8 VSSQ_6<br />
E7 VSSQ_5<br />
F2 VSSQ_4<br />
F8 VSSQ_3<br />
H2 VSSQ_2<br />
H8 VSSQ_1<br />
THE SYMBOL MARK OF THIS SCHEMETIC DIAGRAM INCORPORATES<br />
SPECIAL FEATURES IMPORTANT FOR PROTECTION FROM X-RADIATION.<br />
FILRE AND ELECTRICAL SHOCK HAZARDS, WHEN SERVICING IF IS<br />
ESSENTIAL THAT ONLY MANUFATURES SPECFIED PARTS BE USED FOR<br />
THE CRITICAL COMPONENTS IN THE SYMBOL MARK OF THE SCHEMETIC.<br />
SDDR_D[0-15]<br />
1000pF<br />
C2<br />
SDDR_D[0] DQ0 G8<br />
J2 VREF<br />
AR1<br />
SDDR_A[5]<br />
ADDR2_A[5]<br />
SDDR_D[1] DQ1 G2<br />
AR13<br />
SDDR_A[3]<br />
ADDR2_A[3]<br />
BDDR2_A[9]<br />
TDDR_A[9]<br />
SDDR_D[2] DQ2 H7<br />
M8 A0 SDDR_A[0]<br />
SDDR_A[1]<br />
ADDR2_A[1]<br />
ADDR2_A[0]<br />
BDDR2_A[0]<br />
BDDR2_A[3]<br />
TDDR_A[3]<br />
SDDR_D[3] DQ3 H3<br />
SDDR_A[1]<br />
SDDR_A[10]<br />
56<br />
B_DDR2_A0<br />
M3 A1<br />
56<br />
ADDR2_A[10]<br />
ADDR2_A[1]<br />
BDDR2_A[1]<br />
BDDR2_A[1]<br />
TDDR_A[1]<br />
SDDR_D[4] DQ4 H1<br />
M7 A2 SDDR_A[2]<br />
ADDR2_A[2]<br />
BDDR2_A[2]<br />
BDDR2_A[10]<br />
56 TDDR_A[10]<br />
SDDR_D[5] DQ5<br />
AR3<br />
H9<br />
SDDR_A[3]<br />
SDDR_A[9]<br />
ADDR2_A[9]<br />
ADDR2_A[3]<br />
BDDR2_A[3]<br />
AR12<br />
N2 A3<br />
SDDR_D[6] DQ6 F1<br />
N8 A4 SDDR_A[4]<br />
SDDR_A[12]<br />
ADDR2_A[12]<br />
ADDR2_A[4]<br />
BDDR2_A[4]<br />
SDDR_D[7] DQ7<br />
BDDR2_A[5]<br />
TDDR_A[5]<br />
F9<br />
N3 A5 SDDR_A[5]<br />
SDDR_A[7]<br />
ADDR2_A[7]<br />
ADDR2_A[5]<br />
BDDR2_A[5]<br />
SDDR_D[8] DQ8<br />
BDDR2_A[12]<br />
TDDR_A[12]<br />
C8<br />
N7 A6 SDDR_A[6]<br />
AR2<br />
ADDR2_A[6]<br />
BDDR2_A[6]<br />
SDDR_D[9]<br />
SDDR_A[0]<br />
ADDR2_A[0]<br />
BDDR2_A[7]<br />
56<br />
DQ9<br />
TDDR_A[7]<br />
C2<br />
P2 A7 SDDR_A[7]<br />
ADDR2_A[7]<br />
BDDR2_A[7]<br />
AR14<br />
SDDR_D[10] DQ10 D7<br />
SDDR_A[2]<br />
ADDR2_A[2]<br />
BDDR2_A[0]<br />
TDDR_A[0]<br />
P8 A8 SDDR_A[8]<br />
ADDR2_A[8]<br />
BDDR2_A[8]<br />
SDDR_D[11] DQ11 D3<br />
SDDR_A[4]<br />
ADDR2_A[4]<br />
BDDR2_A[2]<br />
TDDR_A[2]<br />
P3 A9 SDDR_A[9]<br />
ADDR2_A[9]<br />
BDDR2_A[9]<br />
SDDR_D[12] DQ12 D1<br />
SDDR_A[6] 56<br />
ADDR2_A[6]<br />
BDDR2_A[4]<br />
TDDR_A[4]<br />
M2 A10/AP SDDR_A[10]<br />
ADDR2_A[10]<br />
BDDR2_A[10]<br />
SDDR_D[13] DQ13<br />
SDDR_A[11]<br />
R21 56 ADDR2_A[11]<br />
BDDR2_A[6]<br />
56<br />
D9<br />
TDDR_A[6]<br />
P7 A11 SDDR_A[11]<br />
ADDR2_A[11]<br />
BDDR2_A[11]<br />
SDDR_D[14] DQ14 B1<br />
SDDR_A[8]<br />
R22 56 ADDR2_A[8]<br />
BDDR2_A[11] R27 56<br />
TDDR_A[11]<br />
R2 A12 SDDR_A[12]<br />
ADDR2_A[12]<br />
BDDR2_A[12]<br />
SDDR_D[15] DQ15 B9<br />
BDDR2_A[8] R28 56<br />
TDDR_A[8]<br />
T26<br />
B_DDR2_A1 AF26<br />
B_DDR2_A2 T25<br />
B_DDR2_A3 AF23<br />
B_DDR2_A4 T24<br />
B_DDR2_A5 AE23<br />
B_DDR2_A6 R26<br />
B_DDR2_A7 AD22<br />
B_DDR2_A8 R25<br />
B_DDR2_A9 AC22<br />
B_DDR2_A10 AD23<br />
B_DDR2_A11 R24<br />
B_DDR2_A12 AE22<br />
D15<br />
A_MVREF<br />
C13<br />
A_DDR2_A0<br />
A22<br />
A_DDR2_A1<br />
B13<br />
A_DDR2_A2<br />
C22<br />
A_DDR2_A3<br />
A13<br />
A_DDR2_A4<br />
A23<br />
A_DDR2_A5<br />
C12<br />
A_DDR2_A6<br />
B23<br />
A_DDR2_A7<br />
B12<br />
A_DDR2_A8<br />
C23<br />
A_DDR2_A9<br />
B22<br />
A_DDR2_A10<br />
A12<br />
A_DDR2_A11<br />
A24<br />
A_DDR2_A12<br />
+1.8V_S_DDR<br />
VDD5 A1<br />
VDD4 E1<br />
VDD3 J9<br />
VDD2 M9<br />
VDD1 R1<br />
VDDQ10 A9<br />
VDDQ9 C1<br />
VDDQ8 C3<br />
VDDQ7 C7<br />
VDDQ6 C9<br />
VDDQ5 E9<br />
VDDQ4 G1<br />
VDDQ3 G3<br />
VDDQ2 G7<br />
VDDQ1 G9<br />
VSS5 A3<br />
VSS4 E3<br />
VSS3 J3<br />
VSS2 N1<br />
VSS1 P9<br />
VSSQ10 B2<br />
VSSQ9 B8<br />
VSSQ8 A7<br />
VSSQ7 D2<br />
VSSQ6 D8<br />
VSSQ5 E7<br />
VSSQ4 F2<br />
VSSQ3 F8<br />
VSSQ2 H2<br />
VSSQ1 H8<br />
IC1<br />
H5PS5162FFR-S6C<br />
HYNIX<br />
L2 BA0<br />
L3 BA1<br />
J8 CK<br />
K8 CK<br />
K2 CKE<br />
K9 ODT<br />
L8 CS<br />
K7 RAS<br />
L7 CAS<br />
K3 WE<br />
F7 LDQS<br />
B7 UDQS<br />
F3 LDM<br />
B3 UDM<br />
E8 LDQS<br />
A8 UDQS<br />
L1 NC4<br />
R3 NC5<br />
R7 NC6<br />
A2 NC1<br />
E2 NC2<br />
R8 NC3<br />
J7 VSSDL<br />
J1 VDDL<br />
DDR2 1.8V By CAP - Place these Caps near Memory<br />
+1.8V_DDR<br />
L1<br />
BLM18PG121SN1D<br />
C1<br />
0.1uF<br />
SDDR_BA[0]<br />
SDDR_BA[1]<br />
SDDR_CK<br />
/SDDR_CK<br />
SDDR_CKE<br />
C3<br />
0.1uF<br />
C4<br />
SDDR_A[0-12]<br />
OPT<br />
10uF<br />
/SDDR_RAS<br />
/SDDR_CAS<br />
/SDDR_WE<br />
C5<br />
SDDR_ODT<br />
SDDR_DQS0_P<br />
SDDR_DQS1_P<br />
SDDR_DQM0_P<br />
SDDR_DQM1_P<br />
SDDR_DQS0_N<br />
SDDR_DQS1_N<br />
OPT<br />
R48<br />
0<br />
+1.8V_S_DDR<br />
0.1uF<br />
+1.8V_S_DDR<br />
R4<br />
150<br />
R2<br />
1K 1%<br />
R5 1K 1%<br />
C6<br />
0.1uF<br />
C7<br />
0.1uF<br />
C8<br />
0.1uF<br />
R6 56<br />
R7 56<br />
R49 OPT 0<br />
R9 33 /ADDR2_MCLK<br />
/BDDR2_MCLK<br />
R32 33<br />
/B_DDR2_MCLK<br />
R10 56<br />
ADDR2_CKE<br />
BDDR2_CKE<br />
R33 56<br />
V24<br />
B_DDR2_CKE AB23<br />
A14<br />
/A_DDR2_MCLK<br />
D23<br />
A_DDR2_CKE<br />
R11 56<br />
R12 56<br />
R13 56<br />
R14 56<br />
R15 56<br />
R16 56<br />
R17 56<br />
R18 56<br />
R19 56<br />
R20 56<br />
SDDR_D[11]<br />
SDDR_D[12]<br />
SDDR_D[9]<br />
SDDR_D[14]<br />
SDDR_D[4]<br />
SDDR_D[3]<br />
SDDR_D[1]<br />
SDDR_D[6]<br />
SDDR_D[15]<br />
SDDR_D[8]<br />
SDDR_D[10]<br />
SDDR_D[13]<br />
SDDR_D[7]<br />
SDDR_D[0]<br />
SDDR_D[2]<br />
SDDR_D[5]<br />
C9<br />
R8 33<br />
0.1uF<br />
C10<br />
0.1uF<br />
C11<br />
0.1uF<br />
C12<br />
0.1uF<br />
C13<br />
ADDR2_BA[0]<br />
BDDR2_BA[0]<br />
R29 56 TDDR_BA[0]<br />
B_DDR2_BA0<br />
ADDR2_BA[1]<br />
BDDR2_BA[1]<br />
R30 56 TDDR_BA[1]<br />
ADDR2_BA[2] BDDR2_BA[2] R50 OPT 0 TDDR_BA[2]<br />
ADDR2_MCLK<br />
BDDR2_MCLK<br />
R31 33<br />
TDDR_MCLK<br />
AC23<br />
B_DDR2_BA1 AC24<br />
B_DDR2_BA2 AB22<br />
B_DDR2_MCLK V25<br />
C24<br />
A_DDR2_BA0<br />
B24<br />
A_DDR2_BA1<br />
D24<br />
A_DDR2_BA2<br />
B14<br />
A_DDR2_MCLK<br />
ADDR2_ODT<br />
/ADDR2_RAS<br />
/ADDR2_CAS<br />
/ADDR2_WE<br />
ADDR2_DQS0_P<br />
ADDR2_DQS1_P<br />
ADDR2_DQM0_P<br />
ADDR2_DQM1_P<br />
ADDR2_DQS0_N<br />
ADDR2_DQS1_N<br />
10uF<br />
C14<br />
0.1uF<br />
C15<br />
R23<br />
AR4<br />
ADDR2_D[11]<br />
ADDR2_D[12]<br />
ADDR2_D[9]<br />
56 ADDR2_D[14]<br />
AR6<br />
ADDR2_D[4]<br />
ADDR2_D[3]<br />
ADDR2_D[1]<br />
56 ADDR2_D[6]<br />
AR5<br />
ADDR2_D[15]<br />
ADDR2_D[8]<br />
ADDR2_D[10]<br />
56 ADDR2_D[13]<br />
AR7<br />
ADDR2_D[7]<br />
ADDR2_D[0]<br />
ADDR2_D[2]<br />
ADDR2_D[5]<br />
56<br />
HONG YEON HYUK<br />
+1.8V_S_DDR<br />
1K 1%<br />
R24<br />
1K 1%<br />
C16 0.1uF<br />
ADDR2_A[0-12]<br />
ADDR2_D[0-15]<br />
0.1uF<br />
C17<br />
C18<br />
0.1uF<br />
1000pF<br />
C19<br />
0.1uF<br />
C20<br />
+1.8V_S_DDR<br />
0.1uF<br />
C21<br />
0.1uF<br />
D14<br />
A_DDR2_ODT<br />
D13<br />
D12<br />
D22<br />
/A_DDR2_RAS<br />
/A_DDR2_CAS<br />
/A_DDR2_WE<br />
B18<br />
C17<br />
A_DDR2_DQS0<br />
A_DDR2_DQS1<br />
C18<br />
A19<br />
A_DDR2_DQM0<br />
A_DDR2_DQM1<br />
IC100<br />
MSD3159GV<br />
C22<br />
0.1uF<br />
C23<br />
B_DDR2_ODT U26<br />
/B_DDR2_RAS U25<br />
/B_DDR2_CAS U24<br />
/B_DDR2_WE AB24<br />
B_DDR2_DQS0 AB26<br />
B_DDR2_DQS1 AA26<br />
B_DDR2_DQM0 AC25<br />
B_DDR2_DQM1 AC26<br />
10uF<br />
C24<br />
0.1uF<br />
C25<br />
0.1uF<br />
C27<br />
BDDR2_A[0-12]<br />
BDDR2_D[0-15]<br />
0.1uF<br />
C29<br />
0.1uF<br />
C30<br />
10uF<br />
C31<br />
0.1uF<br />
C32<br />
BDDR2_ODT<br />
/BDDR2_RAS<br />
/BDDR2_CAS<br />
/BDDR2_WE<br />
BDDR2_DQS0_P<br />
BDDR2_DQS1_P<br />
BDDR2_DQM0_P<br />
BDDR2_DQM1_P<br />
0.1uF<br />
C33<br />
0.1uF<br />
C34<br />
0.1uF<br />
C35<br />
0.1uF<br />
C36<br />
0.1uF<br />
C37<br />
0.1uF<br />
C38<br />
R34 56<br />
R44<br />
1K<br />
R35 56<br />
R36 56<br />
R37 56<br />
R38 56<br />
R39 56<br />
R40 56<br />
R41 56<br />
B_DDR2_DQSB0<br />
BDDR2_DQS0_N<br />
BDDR2_DQS1_N<br />
R42<br />
R43<br />
56<br />
56<br />
AR10<br />
ADDR2_D[0]<br />
ADDR2_D[1]<br />
ADDR2_D[2]<br />
ADDR2_D[3]<br />
ADDR2_D[4]<br />
ADDR2_D[5]<br />
ADDR2_D[6]<br />
ADDR2_D[7]<br />
ADDR2_D[8]<br />
ADDR2_D[9]<br />
ADDR2_D[10]<br />
ADDR2_D[11]<br />
ADDR2_D[12]<br />
ADDR2_D[13]<br />
ADDR2_D[14]<br />
ADDR2_D[15]<br />
BDDR2_D[0]<br />
BDDR2_D[1]<br />
BDDR2_D[2]<br />
BDDR2_D[3]<br />
BDDR2_D[4]<br />
BDDR2_D[5]<br />
BDDR2_D[6]<br />
BDDR2_D[7]<br />
BDDR2_D[8]<br />
BDDR2_D[9]<br />
BDDR2_D[10]<br />
BDDR2_D[11]<br />
BDDR2_D[12]<br />
BDDR2_D[13]<br />
BDDR2_D[14]<br />
BDDR2_D[15]<br />
BDDR2_D[11]<br />
BDDR2_D[12]<br />
BDDR2_D[9]<br />
BDDR2_D[14]<br />
BDDR2_D[4]<br />
BDDR2_D[3]<br />
BDDR2_D[1]<br />
BDDR2_D[6]<br />
BDDR2_D[15]<br />
BDDR2_D[8]<br />
BDDR2_D[10]<br />
BDDR2_D[13]<br />
BDDR2_D[7]<br />
BDDR2_D[0]<br />
BDDR2_D[2]<br />
BDDR2_D[5]<br />
AR8<br />
AR9<br />
TDDR_D[11]<br />
TDDR_D[12]<br />
TDDR_D[9]<br />
TDDR_D[14]<br />
56<br />
TDDR_D[4]<br />
TDDR_D[3]<br />
TDDR_D[1]<br />
56 TDDR_D[6]<br />
AR11<br />
TDDR_D[15]<br />
TDDR_D[8]<br />
TDDR_D[10]<br />
TDDR_D[13]<br />
56<br />
TDDR_D[7]<br />
TDDR_D[0]<br />
TDDR_D[2]<br />
56 TDDR_D[5]<br />
AB25<br />
B_DDR2_DQSB1 AA25<br />
B_DDR2_DQ0 W25<br />
B_DDR2_DQ1 AE26<br />
B_DDR2_DQ2 W24<br />
B_DDR2_DQ3 AF24<br />
B_DDR2_DQ4 AF25<br />
B_DDR2_DQ5 V26<br />
B_DDR2_DQ6 AE25<br />
B_DDR2_DQ7 W26<br />
B_DDR2_DQ8 Y26<br />
B_DDR2_DQ9 AD25<br />
B_DDR2_DQ10 Y25<br />
B_DDR2_DQ11 AE24<br />
B_DDR2_DQ12 AD26<br />
B_DDR2_DQ13 Y24<br />
B_DDR2_DQ14 AD24<br />
B_DDR2_DQ15 AA24<br />
A18<br />
B17<br />
A_DDR2_DQSB0<br />
A_DDR2_DQSB1<br />
B15<br />
A21<br />
A15<br />
B21<br />
C21<br />
C14<br />
C20<br />
C15<br />
C16<br />
C19<br />
B16<br />
B20<br />
A20<br />
A16<br />
B19<br />
A17<br />
A_DDR2_DQ0<br />
A_DDR2_DQ1<br />
A_DDR2_DQ2<br />
A_DDR2_DQ3<br />
A_DDR2_DQ4<br />
A_DDR2_DQ5<br />
A_DDR2_DQ6<br />
A_DDR2_DQ7<br />
A_DDR2_DQ8<br />
A_DDR2_DQ9<br />
A_DDR2_DQ10<br />
A_DDR2_DQ11<br />
A_DDR2_DQ12<br />
A_DDR2_DQ13<br />
A_DDR2_DQ14<br />
A_DDR2_DQ15<br />
0.1uF<br />
C39<br />
TDDR_A[0-12]<br />
1%<br />
R45<br />
150<br />
0.1uF<br />
C41<br />
R47<br />
1K<br />
/TDDR_RAS<br />
/TDDR_CAS<br />
/TDDR_WE<br />
0.1uF<br />
C43<br />
+1.8V_S_DDR<br />
C40 C42<br />
0.1uF 1000pF<br />
OPT<br />
TDDR_DQS0_P<br />
TDDR_DQS1_P<br />
TDDR_DQM0_P<br />
TDDR_DQM1_P<br />
TDDR_DQS0_N<br />
TDDR_DQS1_N<br />
OPT<br />
R51<br />
0<br />
1%<br />
0.1uF<br />
/TDDR_MCLK<br />
TDDR_CKE<br />
+1.8V_S_DDR<br />
VREF<br />
IC2<br />
H5PS5162FFR-S6C<br />
J2<br />
TDDR_A[0]<br />
A0 M8<br />
TDDR_A[1]<br />
A1 M3<br />
TDDR_A[2]<br />
A2 M7<br />
TDDR_A[3]<br />
A3 N2<br />
TDDR_A[4]<br />
A4 N8<br />
TDDR_A[5]<br />
A5 N3<br />
TDDR_A[6]<br />
A6 N7<br />
TDDR_A[7]<br />
A7 P2<br />
TDDR_A[8]<br />
A8 P8<br />
TDDR_A[9]<br />
A9 P3<br />
TDDR_A[10] A10/AP M2<br />
TDDR_A[11] A11 P7<br />
TDDR_A[12] A12 R2<br />
BA0 L2<br />
BA1 L3<br />
CK J8<br />
CK K8<br />
CKE K2<br />
ODT K9<br />
CS L8<br />
RAS K7<br />
CAS L7<br />
WE K3<br />
LDQS F7<br />
UDQS B7<br />
LDM F3<br />
UDM B3<br />
LDQS E8<br />
UDQS A8<br />
NC4 L1<br />
NC5 R3<br />
NC6 R7<br />
NC1 A2<br />
NC2 E2<br />
NC3 R8<br />
VSSDL<br />
VDDL<br />
J7<br />
J1<br />
HYNIX<br />
G8 DQ0<br />
G2 DQ1<br />
H7 DQ2<br />
H3 DQ3<br />
H1 DQ4<br />
H9 DQ5<br />
F1 DQ6<br />
F9 DQ7<br />
C8 DQ8<br />
C2 DQ9<br />
D7 DQ10<br />
D3 DQ11<br />
D1 DQ12<br />
D9 DQ13<br />
B1 DQ14<br />
B9 DQ15<br />
A1 VDD5<br />
E1 VDD4<br />
J9 VDD3<br />
M9 VDD2<br />
R1 VDD1<br />
A9 VDDQ10<br />
C1 VDDQ9<br />
C3 VDDQ8<br />
C7 VDDQ7<br />
C9 VDDQ6<br />
E9 VDDQ5<br />
G1 VDDQ4<br />
G3 VDDQ3<br />
G7 VDDQ2<br />
G9 VDDQ1<br />
A3 VSS5<br />
E3 VSS4<br />
J3 VSS3<br />
N1 VSS2<br />
P9 VSS1<br />
B2 VSSQ10<br />
B8 VSSQ9<br />
A7 VSSQ8<br />
D2 VSSQ7<br />
D8 VSSQ6<br />
E7 VSSQ5<br />
F2 VSSQ4<br />
F8 VSSQ3<br />
H2 VSSQ2<br />
H8 VSSQ1<br />
LD350<br />
DDR2<br />
TDDR_D[0]<br />
TDDR_D[1]<br />
TDDR_D[2]<br />
TDDR_D[3]<br />
TDDR_D[4]<br />
TDDR_D[5]<br />
TDDR_D[6]<br />
TDDR_D[7]<br />
TDDR_D[8]<br />
TDDR_D[9]<br />
TDDR_D[10]<br />
TDDR_D[11]<br />
TDDR_D[12]<br />
TDDR_D[13]<br />
TDDR_D[14]<br />
TDDR_D[15]<br />
+1.8V_S_DDR<br />
TDDR_D[0-15]<br />
IC2-*1<br />
A3R12E4JFF-G8E<br />
VREF J2<br />
A0 M8<br />
A1 M3<br />
A2 M7<br />
A3 N2<br />
A4 N8<br />
A5 N3<br />
A6 N7<br />
A7 P2<br />
A8 P8<br />
A9 P3<br />
A10 M2<br />
A11 P7<br />
A12 R2<br />
BA0 L2<br />
BA1 L3<br />
CK J8<br />
CK K8<br />
CKE K2<br />
ODT K9<br />
CS L8<br />
RAS K7<br />
CAS L7<br />
WE K3<br />
LDQS F7<br />
UDQS B7<br />
LDM F3<br />
UDM B3<br />
LDQS E8<br />
UDQS A8<br />
NC_4 L1<br />
NC_5 R3<br />
NC_6 R7<br />
NC_1 A2<br />
NC_2 E2<br />
NC_3 R8<br />
VSSDL J7<br />
VDDL J1<br />
ZENTEL<br />
G8 DQ0<br />
G2 DQ1<br />
H7 DQ2<br />
H3 DQ3<br />
H1 DQ4<br />
H9 DQ5<br />
F1 DQ6<br />
F9 DQ7<br />
C8 DQ8<br />
C2 DQ9<br />
D7 DQ10<br />
D3 DQ11<br />
D1 DQ12<br />
D9 DQ13<br />
B1 DQ14<br />
B9 DQ15<br />
A1 VDD_5<br />
E1 VDD_4<br />
J9 VDD_3<br />
M9 VDD_2<br />
R1 VDD_1<br />
A9 VDDQ_10<br />
C1 VDDQ_9<br />
C3 VDDQ_8<br />
C7 VDDQ_7<br />
C9 VDDQ_6<br />
E9 VDDQ_5<br />
G1 VDDQ_4<br />
G3 VDDQ_3<br />
G7 VDDQ_2<br />
G9 VDDQ_1<br />
A3 VSS_5<br />
E3 VSS_4<br />
J3 VSS_3<br />
N1 VSS_2<br />
P9 VSS_1<br />
B2 VSSQ_10<br />
B8 VSSQ_9<br />
A7 VSSQ_8<br />
D2 VSSQ_7<br />
D8 VSSQ_6<br />
E7 VSSQ_5<br />
F2 VSSQ_4<br />
F8 VSSQ_3<br />
H2 VSSQ_2<br />
H8 VSSQ_1<br />
09.09.03<br />
21
Change language