Gbps급 LVDS I/O에 관한 연구 - 초고속 회로및 시스템 연구실 - 연세대 ...

12.07.2015 • Views

Share Embed Flag

Gbps급 LVDS I/O에 관한 연구 - 초고속 회로및 시스템 연구실 - 연세대 ...

Gbps급 LVDS I/O에 관한 연구 - 초고속 회로및 시스템 연구실 - 연세대 ...

DOWNLOAD ePAPER

tera.yonsei.ac.kr

You also want an ePaper? Increase the reach of your titles

YUMPU automatically turns print PDFs into web optimized ePapers that Google loves.

START NOW

20/10 Z 0 =50Ω, Td=4ns 20/10 3Voltage (V)2120n 40n 60n 80nTime (sec)

Previous page
Next page

15
16
17
18
20
22
23
24
26
27
28
30
31
32
33
34
36
40
42
43
44
46
47
52
54

Effects of Guard-Ring Structures on the Performance ... - IEEE Xplore

제17회 한국반도체학술대회 - 초고속 회로및 시스템 연구실 - 연세대학교

SOA–EAM Frequency Up/Down-Converters for 60 ... - IEEE Xplore

(12) 등록특허공보(B1) - 초고속 회로및 시스템 연구실 - 연세대학교

Lect. 17: BJT Emitter Follower (Razavi 5.3.3)

Nonlinear Distortion Analysis of Directly Modulated ... - 연세대학교

25-Gb/s Optical Transceiver System

(19) 대한민국특허청(KR) (12) 등록특허공보(B1)

Lect. 22: MOSFET Small-Signal Model (2)

Lect.26: BJT amplifiers(1)

Lect. 13: High-Frequency Model of MOSFET (4.8)

Losses in single-mode silicon-on-insulator strip waveguides and ...

광전자및광통신학술회의 광전자및광통신학술회의 - 초고속 회로및 ...

A 40-Gb/s Clock and Data Recovery Circuit in 0.18-um CMOS ...

20/10 Z 0 =50Ω, Td=4ns 20/10 3Voltage (V)2120n 40n 60n 80nTime (sec)

Page 16 and 17: R 0 =50Ω R T =50Ω+/- 5mAZ 0 =50Ω
Page 18: VDDt = 0t = τ n
Page 22 and 23: Data InData out100 ΩHigh-gain amp.
Page 24: 1.3 V1.1 V2UI 2.5 V0.5 V2
Page 27 and 28: iaspinpinninninpoutpoutnbiaspoutpou
Page 30 and 31: LVDS input bufferOpen drain output
Page 32 and 33: LVDSOpen drainAgilent 81250PPG/BERT
Page 34: 그림 4.3 (a) 1Gbps signal(1100101
Page 40: Transmission Line Structure1.45 16E
Page 43 and 44: Ball on Package Stripline in Packag
Page 46 and 47: CABD 100ps/div
Page 52:
N1N2 N1N2 N1N2