Dispositivos de las tecnologías CMOS - Departamento de ...

MATCHING de transistores
I D + ∆I D = K P + ∆K P
2
W + ∆W
L + ∆L [V GS − (V T + ∆V T )] 2
Mismatch de corriente: ∆I D
I D
∆K P : debido a variaciones del espesor del óxido de puerta y del dopado del sustrato (movilidad
de portadores)
∆V T : debido a variaciones en el dopado del sustrato y a la carga atrapada en el óxido de puerta
∆W , ∆L : Variaciones de la geometría del transistor debidas a la litografía