Cours 80C552

C - Le compteur/temporisateur (dit “timer”) T2:
1°- Bornes utilisées:
CT0I (ou P1.0): borne d’activation du registre de capture CT0,
CT1I (ou P1.1): borne d’activation du registre de capture CT1,
CT2I (ou P1.2): borne d’activation du registre de capture CT2,
CT3I (ou P1.3): borne d’activation du registre de capture CT3,
T2 (ou P1.4): borne d’entrée de comptage des évènements externes,
RT2 (ou P1.5): borne de remise à zéro de T2, active sur front montant.
2°- Registres utilisés:
Le timer T2 est un registre 16 bits (TMH2 + TML2 = adresses EDh et ECh), dont le contenu
ne peut pas être modifié par programme.
Il est associé à quatre registres 16 bits de capture, permettant de mémoriser le contenu du timer:
- CT3 (CTH3 + CTL3 = adresses CFh et AFh),
- CT2 (CTH2 + CTL2 = adresses CEh et AEh),
- CT1 (CTH1 + CTL1 = adresses CDh et ADh),
- CT0 (CTH0 + CTL0 = adresses CCh et ACh).
ainsi qu’à trois registres de comparaison:
- CM2 (CMH2 + CML2 = adresses CBh et ABh),
- CM1 (CMH1 + CML1 = adresses CAh et AAh),
- CM0 (CMH0 + CML0 = adresses C9h et A9h),
permettant lors de l’égalité entre les contenus des registres T2 et CTn de fixer l’état d’une bornes
de P4 ( Set, Reset ou Toogle).
Le fonctionnement de tout cet ensemble est régi par les registres suivants:
TM2CON: registre de contrôle du timer T2 (adresseEAh),
CTCON: registre de contrôle des registres de capture (adresse EBh),
STE: registre de mise à 1 (adresse EEh),
RTE: registre de remise à 0 ou inversion (adresse EFh),
TM2IR: registre des indicateurs d’interruption (adresse C8h, bit à bit de C8h à CFh),
IEN1: registre d’autorisations des interruptions (adresse E8h, bit à bit de E8h à EFh),
IP1: registre de priorité des interruptions (adresse F8h, bit à bit de F8h à FFh).
- 91 - - cf RIVALIN Georges 2005-2006-