Progettazione di Sistemi Digitali Esercitazione 2 Scopo dell ...

Progettazione di Sistemi Digitali Esercitazione 2
Scopo dell’esercitazione
Prendere padronanza con il VHDL. Dopo aver letto il Testo dell’esercitazione seguire
punto per punto la Traccia proposta.
Testo dell’esercitazione
1) Si codifichi il seguente modello in VHDL e se ne effettui la simulazione per analizzarne
il comportamento.
--
-- Modello comportamentale di full-adder ad 1 bit
--
entity full_adder is
port(
a : in std_logic;
b : in std_logic;
ci : in std_logic;
s : out std_logic;
co : out std_logic
);
end full_adder;
architecture Behavioral of full_adder is
begin
P_SUM: process( a, b, ci )
begin
s

Progettazione di Sistemi Digitali Esercitazione 2
begin
U1: full_adder port map ( a(0), b(0), ci, s(0), c_out_0 );
U2: full_adder port map ( a(1), b(1), c_out_0, s(1), c_out_1 );
U3: full_adder port map ( a(2), b(2), c_out_1, s(2), c_out_2 );
U4: full_adder port map ( a(3), b(3), c_out_2, s(3), co );
end Structural;
Traccia
Per lo svolgimento dell’esercitazione è necessario seguire i passi qui riportati:
1. Lanciare il Project Navigator
2. Selezionare File New Project
3. Riempire i seguenti campi dopodiché premere Avanti
a. Project Name: esercitazione2
b. Project Location: indicare un percorso nella propria home
c. Top-Level Module Type: HDL
4. Riempire i seguenti campi dopodiché premere Avanti
a. Device Family: Spartan2 per la scheda Pegasus, Spartan3 per la scheda S3
b. Device: xc2s50 per la scheda Pegasus, xc3s200 per la scheda S3
c. Package: pq208 per la scheda Pegasus, ft256 per la scheda S3
d. Speed Grade: -6 per la scheda Pegasus, -4 per la scheda S3
5. Continuare a premere Avanti fino a che non si arriva alla chiusura della finestra di
dialogo
6. Nella finestra Sources In Project selezionare xc2s50-6pq208 per la scheda Pegasus,
xc3s200-4ft256 per la scheda S3
7. Premere il tasto destro del mouse e selezionare New Source
8. Nella finestra New Source
a. Selezionare la voce VHDL Module
b. Compilare il campo File Name con full_adder
c. Continuare a premere Avanti fino a che non si arriva alla chiusura della
finestra di dialogo
9. A questo punto verrà aperta una nuova finestra, contenente lo scheletro di un
modello VHDL. Si ricopi in tale finestra il codice VHDL dell’esercizio1 e si salvi il file
10. Si effettui la simulazione come visto nella esercitazione 1 (pagina 3)
11. Si implementi il sommatore a 4 bit sulla scheda in dotazione, utilizzando gli 8 switch
come input e 5 led come output. Si ricopi lo scheletro del codice VHDL
dell’esercizio2 e si salvi il file
12. Si proceda come nell’esercizio1 con la simulazione e la verifica del risultato ottenuto