Calcolatori Elettronici - Politecnico di Torino

Politecnico di Torino – Sede di TorinoCorso di laurea a distanza in Ingegneria Informatica/Elettronica/TelecomunicazioniCalcolatori ElettroniciTema d’esame del 14 marzo 2008 (1h 30min)Cognome Nome MatricolaE-mail per GiustificaLavorativaDomande a risposta multipla (giusta +2 punti, sbagliata -1, non data 0)Riportare soltanto la lettera della risposta ritenuta corretta nell’apposito campo a destraSi consideri un disco che adotti lastrategia CLV (Constant LinearVelocità). Quale delle seguentiaffermazioni è vera ?Quale delle seguenti affermazioni non ècorretta se riferita ad una procedura ?Si consideri un’unità di controllo ingrado di pilotare 65 segnali e compostada 418 microistruzioni: quale sarà ilparallelismo del µPC se si usa lamicroprogrammazione orizzontale ?Chi definisce il contenuto della memoriadi microcodice esistente all’interno diun processore microprogrammato ?In una memoria cache che adotta il setassociative mapping ogni bloccoproveniente dalla memoria principale:Si consideri una CPU con architetturaPipeline, quale delle seguentiaffermazioni è vera ?Si consideri un sistema che utilizza ilmeccanismo del memory mapped peraccedere alle periferiche: come èpossibile eseguire in tale caso leoperazioni di I/O ?In un meccanismo di arbitraggiocentralizzato di un bus basato supolling, quanti segnali di BusRequestentrano nell’arbitro posto che sia 5 ilnumero di dispositivi connesso al bus ?A. La densità di memorizzazione (bit/inch)varia a seconda della distanza dal centroB. Il tempo di accesso viene minimizzatoC. Il disco ruota a velocità angolare costante,indipendentemente dalla posizione sullatestinaD. Il disco ruota con velocità angolare diversaa seconda della posizione della testinaA. E’ un gruppo di istruzioni che eseguono uncompito specificoB. E’ eseguita un numero qualsiasi di volteC. Viene identificata alla fine di ogni instructioncycleD. E’ svantaggioso il tempo di elaborazionerichiesto per le operazioni di chiamata e ritornoA. 6B. 7C. 8D. 9A. Il programmatore assemblerB. Il sistema operativoC. Il progettista del processoreD. Il compilatoreA. Viene caricato in una linea di cache tra quellelibereB. Viene caricato nella linea di cache associata aquel bloccoC. Viene caricato in una delle linee di cacheassociate a quel bloccoD. Viene caricato in una linea di cache a casoA. Il tempo di esecuzione di una istruzione èinvariato rispetto ad una CPU senza pipelineB. Ogni operazione della pipeline avviene in più diun colpo di clockC. Le unità funzionali della CPU comunicano tra diloro solo attraverso registri della pipelineD. L’aumento del throughput, comporta la riduzionedel tempo di esecuzione di ogni singolaistruzione, e quindi un aumento della velocità.A. Attraverso il DMAB. Attraverso le istruzioni IN e OUTC. Attraverso l’uso dell’arbitro distribuito tra leperifericheD. Attraverso una istruzione che faccia accesso allamemoriaA. 1B. log 5C. 6D. log 2 5

Domande a risposta aperta (5 punti ciascuna)1. Si rappresenti l’architettura interna del DMA controller in relazione alloschema di CPU riportato. Si descriva brevemente il significato dei registriinterni alla CPU e al DMA controller.ABUSMemoriaDBUSARIRDRUnità diControlloCPU2. Si illustri l’organizzazione dei registri nota come “Register Window”nell’ambito di esecuzione di una procedura.Esercizio (8 punti):Progettare e implementare il circuito in grado di riconoscere la sequenza di dati iningresso “1011”.Riportare in modo dettagliato tutti passaggi relativi ai seguenti punti:a. macchina a statib. funzione di transizione degli static. funzione delle uscited. circuito con porte logiche e Flip-Flop.