Simulação de Circuitos e Dispositivos Programáveis - PCS - USP

EPUSP — PCS 2011/2305/2355 — Laboratório Digital
iii. A etapa seguinte (SIMULAÇÃO) envolve a execução de uma simulação do SD, com o objetivo de
verificar possíveis erros de concepção do projeto. Procura-se aqui encontrar erros, e em caso
afirmativo, uma ação corretiva pode ser tomada.
iv. Na SÍNTESE, cada um dos módulos do SD é transformado em elementos de hardware, para serem
implementados fisicamente.
v. Na AVALIAÇÃO, estes elementos de hardware são testados para verificar se a implementação do SD
está funcionando de acordo com a especificação do projeto. Caso for encontrada qualquer
discordância, uma nova síntese pode ser elaborada.
1.2. Simulação de Circuitos Digitais
O objetivo da simulação é verificar se o projeto do circuito digital, especificado via captura esquemática
ou via linguagem de descrição de hardware (HDL), executa corretamente de acordo com as suas
especificações. Há duas categorias de simulação, funcional e temporizada.
A simulação funcional simula a operação do circuito a partir de uma perspectiva lógica apenas, sem se
preocupar com os atrasos de propagação dos sinais pelos componentes. Todos os dispositivos operam
com tempos de atraso, setup e hold iguais a zero. Ela apenas verifica as equações booleanas e o
seqüenciamento da máquina de estados. De uma maneira geral, é mais rápida que a simulação
temporizada, permitindo assim encontrar erros de projeto mais rapidamente.
A simulação temporizada simula a operação do circuito sob uma perspectiva de propagação de sinais
pelos componentes. Todos os dispositivos operam com tempos de atraso, setup e hold reais. Ou seja,
circuitos logicamente corretos, mas que não obedecem, por exemplo, o tempo de setup de um dos
componentes pode produzir resultados diferentes do esperado. Geralmente, esta simulação usa atrasos
do pior caso (worst-case delays), de modo que um circuito real deve operar mais rápido que o simulado.
Ela é usada para verificar problemas de temporização, mas pode também ser usada para re-verificar as
equações booleanas e o seqüenciamento da máquina de estados. Por se tratar de um processo mais
demorado, é normalmente usado depois de uma simulação funcional.
Várias ferramentas dispõem do recurso de simulação. O Quartus II 9.1 oferece este recurso com auxílio
do editor de formas de onda, como ilustrado na figura 1.2 abaixo.
Figura 1.2 - Editor de formas de onda do Quartus II 9.1.
Detalhes e mais informações sobre a ferramenta de simulação disponível no Quartus II 9.1 podem ser
encontrados no documento ―Quartus II Simulation‖ disponível na página da Internet da Altera.
Simulação de Circuitos e Dispositivos Programáveis (2011) 2