Simulação de Circuitos e Dispositivos Programáveis - PCS - USP

EPUSP — PCS 2011/2305/2355 — Laboratório Digital
FPGA (Field Programmable Gate Array) – contém um grande número de blocos lógicos que
podem ser programados independentemente. Esses blocos contêm lógica combinatória e
registradores para circuitos sequenciais;
A Altera produz a famíla de CPLDs MAX7000S, cujo diagrama de blocos é apresentado na figura 1.3. A
principal estrutura do MAX7000S é uma série de Blocos de Matriz Lógica (LABs - logic array blocks),
interconectados entre si por uma Matriz de Interconexão Programável (PIA - programmable interconnect
array). Cada LAB é, na realidade, composto por um grupo de 16 macrocélulas, que podem compartilhar
os termos-produto das suas variáveis. (Duech, 2001)
O CPLD EPM7128S84 é um membro da família da Altera e sua identificação tem o seguinte significado:
EPM7 família MAX7000
128 número de macrocélulas
S programação "in-circuit" (quando instalado na placa do circuito)
LC84 empacotamento PLCC de 84 pinos
O EPM7128SLC84 contém 2.500 portas utilizáveis, 128 macrocélulas, 8 LABs, 8 pinos de I/O por LAB
(totalizando 64 pinos de I/O).
Na prática o EPM7128SLC84 deve ser programado na própria placa de circuito, através de quatro pinos
dedicados para a interface de programação. As macrocélulas que não forem conectados a um pino de I/O
de usuário apenas poderão ser usadas como um módulo de lógica interna da PLD. Uma macrocélula é
similar a um GAL, pois ela fornece uma função de soma de produtos como sinal de saída.
Figura 1.3 - Diagrama de Blocos do CPLD MAX7000S da Altera.
Simulação de Circuitos e Dispositivos Programáveis (2011) 4