29.01.2014 Views

Beskrivning av Censor 932. Bilaga 1 till Rrgc/F del 2. - Försvarets ...

Beskrivning av Censor 932. Bilaga 1 till Rrgc/F del 2. - Försvarets ...

Beskrivning av Censor 932. Bilaga 1 till Rrgc/F del 2. - Försvarets ...

SHOW MORE
SHOW LESS

Create successful ePaper yourself

Turn your PDF publications into a flip-book with our unique Google optimized e-Paper software.

4.3.4 32-bits adder.<br />

Addern utgjordes <strong>av</strong> grindnätverk som kunde styras att utföra add/sub, logiska operationer<br />

samt shift 1 eller 4 bitar höger/vänster. För att uppnå bästa prestanda var addern dessutom<br />

försedd med en snabb logik för hantering <strong>av</strong> minnessiffra (Carry Look Ahead).<br />

16<br />

4.3.5 Arbetsregister.<br />

Tre stycken 32-bitars arbetsregister A, B och BR (inte adresserbara i instruktionslisan). Registrens<br />

funktion var att hålla operander och mellanresultat vid utförande <strong>av</strong> maskininstruktionerna.<br />

4.3.6 Adressadder<br />

Adressaddern omfattade <strong>del</strong>s en 18 bitars adder (E) och <strong>del</strong>s en 4-bitars adder (JY) för beräkning<br />

<strong>av</strong> adress <strong>till</strong> nästa instruktion eller adress <strong>till</strong> minnesoperander. Adressberäkningen styrdes<br />

<strong>av</strong> villkor i aktuell maskininstruktion och kunde utföras i flera nivåer innan slutlig adress<br />

(Effective Addres, E) var klar att användas. 4-bits addern kontrollerade detta förlopp.<br />

4.3.7 Instruktionsräknare (IC)<br />

18-bitars register för lagring <strong>av</strong> adressen <strong>till</strong> nästa maskininstruktion.<br />

4.3.8 Adressregister (E)<br />

18-bitars register för lagring <strong>av</strong> adressen (Effective Addres) <strong>till</strong> aktuell minnesoperand.<br />

4.3.9 Instruktionsregister (IR)<br />

16-bitars register för lagring <strong>av</strong> den aktuella maskininstruktionens 8-bitars operationskod<br />

(OP-code) samt 2 stycken 4-bits register för lagring <strong>av</strong> maskininstruktionens direkta adresser<br />

<strong>till</strong> registerblocket G alternativt förlagring <strong>av</strong> maskininstruktionens adressmodifierings<strong>del</strong> IX.<br />

4.3.10 Programselector (PS)<br />

64-bitars register för registrering <strong>av</strong> upp <strong>till</strong> 64 olika program<strong>av</strong>brottsignaler samt ett 64-bitars<br />

register för programstyrd blockering <strong>av</strong> anropssignaler. Såväl externa som <strong>av</strong> programvaran<br />

internt genererade signaler kan registreras. Signalernas prioritet bestäms <strong>av</strong> den position de<br />

har i registret. Pos 0 (MSB) håller anrop med högsta prioritet och signal med position 63<br />

(LSB) representerar lägst prioritet.<br />

4.3.11 Maskin<strong>av</strong>brottsregister (MIR)<br />

24-bitars register för lagring <strong>av</strong> olika typer <strong>av</strong> 16 olika felsignaler vid inträffade maskin– och<br />

programvarufel under programexekvering. De resterande 8 bitarna i registret lagrade aktuellt<br />

maskinstatus vid inträffat fel. Felaktig operationskod, felaktig minnesadress, division med 0,<br />

paritetsfel vid läsning <strong>av</strong> data är några <strong>av</strong> de felsignaler som registreras i MIR.<br />

Vid inträffat fel, d.v.s. när MIR registrerat en felsignal under programexekvering, bröts den<br />

pågående programexekveringen automatiskt. Alla registervärden ”frystes” och deras innehåll<br />

överfördes <strong>av</strong> kontrollenheten <strong>till</strong> en för maskin<strong>av</strong>brottsfunktionen reserverad area i primär-<br />

<strong>Bilaga</strong>1 <strong>till</strong> RRGC_F Del 2

Hooray! Your file is uploaded and ready to be published.

Saved successfully!

Ooh no, something went wrong!