Opis procesora

More documents

Recommendations

Info

zavisnosti od toga da li se poljem OC instrukcije specificira operacija nad 8-mo bitnim veličinama ili 16-to bitnim veličinama iz memorije se čita jedan ili dva bajta. Neposredno adresiranje je adresiranje kod koga se operand nalazi u samoj instrukciji. Instrukcija sa neposrednim adresiranjem u zavisnosti od toga da li se poljem OC instrukcije specificira operacija nad 8-mo bitnim veličinama ili 16-to bitnim veličinama ima IB format (poglavlje 2.1.3.6) ili IW format (poglavlje 2.1.3.7). U oba slučaja polje GPR se ne koristi. U slučaju IB formata polje IMM8 predstavlja 8-mo bitni podatak, a u slučaju IW formata polja IMM16H i IMM16L sadrže starijih 8 i mlaĎih 8 bitova 16-to bitnog podatka. 2.1.5 Skup instrukcija U ovom poglavlju se, najpre, daje opis instrukcija, a zatim tabelarni pregled kodiranja instrukcija. 2.1.5.1 <strong>Opis</strong> instrukcija Instrukcije <strong>procesora</strong> se mogu svrstati u sledećih osam grupa: instrukcija bez dejstva, instrukcija zaustavljanja, instrukcije skoka, instrukcije prenosa, aritmetičke instrukcije, logičke instrukcije, instrukcije pomeranja i rotiranja, instrukcije postavljanja indikatora u PSW, 2.1.5.1.1 Instrukcija bez dejstva Instrukcija NOP ne proizvodi nikakvo dejstvo. Format ove instrukcije je dat u poglavlju 2.1.3.1. Ova instrukcija ne utiče na indikatore N, Z, C i V registra PSW. 2.1.5.1.2 Instrukcija zaustavljanja Instrukcija HALT zaustavlja izvršavanje instrukcija. Format ove instrukcije je dat u poglavlju 2.1.3.1. Ova instrukcija ne utiče na indikatore N, Z, C i V registra PSW. 2.1.5.1.3 Instrukcije skoka Instrukcije skoka se svrstavaju u sledeće grupe: instrukcije uslovnog skoka, instrukcije bezuslovnog skoka, instrukcije skoka na potprogram i povratka iz potprograma i instrukcija prekida i povratka iz prekidne rutine 2.1.5.1.3.1 Instrukcije uslovnog skoka Instrukcije uslovnog skoka BEQL disp, BNEQL disp, BNEG disp, BNNEG disp, BOVF disp, BNOVF disp, BCAR disp, BNCAR disp, BGRT disp, BGRTE disp, BLSS disp, BLSSE disp, BGRTU disp, BGRTEU disp, BLSSU disp i BLSSEU disp realizuju relativni skok sa pomerajem disp u odnosu na programski brojač PC ukoliko je uslov specificiran kodom operacije ispunjen (tabela 2). Pomeraj disp je 8-mo bitna celobrojna veličina sa znakom. Format ovih instrukcija je dat u poglavlju 2.1.3.3. Ni jedna od ovih instrukcija ne utiče na indikatore N, Z, C i V registra PSW. 10
Tabela 2 Instrukcije uslovnog skoka Instrukcija Značenje Uslov BEQL skok na jednako Z = 1 BNEQ skok na nejednako Z = 0 BNEG skok na N = 1 N = 1 BNNG skok na N = 0 N = 0 BOVF skok na V = 1 V = 1 BNVF skok na V = 0 V = 0 BCR skok na C = 1 C = 1 BNCR skok na C = 0 C = 0 BGRT skok na veće nego (sa znakom) (N V) Z = 0 BGRE skok na veće nego ili jednako (sa znakom) N V = 0 BLSS skok na manje nego (sa znakom) (N V) = 1 BLEQ skok na manje nego ili jednako (sa znakom) (N V) Z = 1 BGRTU skok na veće nego (bez znaka) C Z = 0 BGREU skok na veće nego ili jednako (bez znaka) C = 0 BLSSU skok na manje nego (bez znaka) C = 1 BLEQU skok na manje nego ili jednako (bez znaka) C Z = 1 2.1.5.1.3.2 Instrukcija bezuslovnog skoka Instrukcija bezuslovnog skoka JMP a realizuje skok na adresu a koja je data u samoj instrukciji. Format ove instrukcije je dat u poglavlju 2.1.3.4. Ova instrukcija ne utiče na indikatore N, Z, C i V registra PSW. 2.1.5.1.3.3 Instrukcije skoka na potprogram i povratka iz potprograma Instrukcija JSR a realizuje skok na potprogram tako što čuva vrednost programskog brojača PC na steku i realizuje skok na adresu a koja je data u samoj instrukciji. Format ove instrukcije je dat u odeljku 2.1.3.4. Instrukcija RTS realizuje povratak iz potprograma tako što restaurira vrednost programskog brojača PC vrednošću sa steka. Format ove instrukcije je dat u poglavlju 2.1.3.1. Ni jedna od ovih instrukcija ne utiče na indikatore N, Z, C i V iz registra PSW. 2.1.5.1.3.4 Instrukcije prekida i povratka iz prekidne rutine Instrukcija INT br programskim putem realizuje prekid i skok na prekidnu rutinu čija se adresa nalazi u ulazu br tabele sa adresama prekidnih rutina. Ulaz br je 8-mo bitna celobrojna veličina bez znaka. Format ove instrukcije je dat u poglavlju 2.1.3.2. Instrukcija RTI realizuje povratak iz prekidne rutine tako što restaurira vrednosti programske statusne reči PSW i programskog brojača PC vrednostima sa steka. Format ove instrukcije je dat u poglavlju 2.1.3.1. Ni jedna od ovih instrukcija ne utiče na indikatore N, Z, C i V iz registra PSW. 2.1.5.1.4 Instrukcije prenosa Instrukcija LDB src prenosi sadržaj 8-bitnog operanda src u akumulator AB. Kao operand src, u slučaju direktnog registarskog adresiranja, se koristi samo 8 nižih razreda adresiranog registra opšte namene. Formati ove instrukcije zavise od specificiranog načina adresiranja i dati su u poglavljima 2.1.3.5, 2.1.3.6 i 2.1.3.8. Istrukcija postavlja indikatore N i Z registra PSW saglasno vrednosti koja se upisuje u akumulator AB, dok se indikatori C i V registra PSW postavljaju na 0. 11
Page 1: JOVAN ĐORĐEVIĆ ARHITEKTURA I ORG
Page 4 and 5: 5.1 OPERACIONA JEDINICA ...........
Page 6 and 7: BUS RDBUS WRBUS FCBUS Ulazno/izlazn
Page 9 and 10: 2 ARHITEKTURA SISTEMA U ovoj glavi
Page 11 and 12: format instrukcije prekida, format
Page 13: Registarsko indirektno adresiranje
Page 17 and 18: smešta u akumulator AB. Kao operan
Page 19 and 20: OC 7…6 predstavljaju četiri grup
Page 21 and 22: Tabela 10 Kodiranje podgrupe instru
Page 23 and 24: Povratak iz prekidne rutine se real
Page 25 and 26: 7 0 SR 7 0 DR statusni registar reg
Page 27 and 28: 0 ukazuje da je zadat režim prenos
Page 29: ežim rada sa izlaznom periferijom
Page 32 and 33: magistrala nije slobodna i procesor
Page 35 and 36: BUS 144424443 14444244443 U/I 4 PRO
Page 37 and 38: Registar MAR 15…0 je 16-to razred
Page 39 and 40: Kombinacione mreže za generisanje
Page 41 and 42: sabiranjem sadržaja programskog br
Page 43 and 44: Signali logičkih uslova dužina in
Page 45 and 46: Multiplekser MX1 je 16-to razredni
Page 47 and 48: uprav uprav 14243 uprav 123 14243 1
Page 49 and 50: vrednost 1, na izlazima kodera se p
Page 51 and 52: Flip-flop PSWI sadrži indikator in
Page 53 and 54: Kombinacione mreže za formiranje s
Page 55 and 56: izvršavanja instrukcije prekida IN
Page 57 and 58: exec 123 exec signalima prl 2 do pr
Page 59 and 60: 4.2 UPRAVLJAČKA JEDINICA U ovom od
Page 61 and 62: prelazi na fazu opsluživanje preki
Page 63 and 64: ! U koraku step 00 se proverava vre
Page 65 and 66:
60 1 2 3 13 MAR
Page 67 and 68:
slučaju nekog od adresiranja kod k
Page 69 and 70:
prvog bajta se realizuje u koracima
Page 71 and 72:
Time se u registru MAR 15...0 nalaz
Page 73 and 74:
(BEQL, step A1 ), (BNEQL, step A1 )
Page 75 and 76:
na upravljačkoj liniji FCBUS magis
Page 77 and 78:
step 6B eMAR, rdCPU, br (if fcCPU t
Page 79 and 80:
1 signala mxMDR 1 i ldMDR sadržaj
Page 81 and 82:
step 8B mxAW 0 , ldAW, br step C0 ;
Page 83 and 84:
step C0 ; 60 38 56 AND AB
Page 85 and 86:
mesto udesno to je signal AB 7 . Ov
Page 87 and 88:
step A1 br (if brpom then step C0 )
Page 89 and 90:
60 step AF br (if hack then step AF
Page 91 and 92:
75 72 75 72 0 prekid 1 SP
Page 93 and 94:
(if fcCPU then step CC ); step CD i
Page 95 and 96:
! U koraku step D9 se vrši provera
Page 97 and 98:
upravljačkih signala po koracima f
Page 99 and 100:
step 30 store step 50 val 50 50 ste
Page 101 and 102:
T 03 eMAR, rdCPU, brnotfcCPU, val 0
Page 103 and 104:
! TRPD ! T 55 ! TRPE ! T 56 ! LDB !
Page 105 and 106:
T 92 ldN, ldZ, bruncnd, val C0 ; !
Page 107 and 108:
! Provera da li postoji zahtev za p
Page 109 and 110:
linijama adr 7...0 prolazi tada kro
Page 111 and 112:
ldSP = T 8C incSP = T 79 + T 7E +
Page 113 and 114:
notPRINM = T D7 brnotprintr = T D9
Page 115:
l2_brnch — blok fetch, l2_arlog
Page 118 and 119:
BUS 144444424444443 RDBUS uprav rdM
Page 120 and 121:
Ako je startovan ciklus čitanja ul
Page 122 and 123:
Signali rdMEM i wrMEM imaju aktivne
Page 124 and 125:
stanje sve nule. Pri neaktivnoj vre
Page 126 and 127:
U sekvenci upravljačkih signala po
Page 128 and 129:
144424443 stopPER rdPER wrPER fcPER
Page 130 and 131:
123 123 se po izlaznim linijama pod
Page 132 and 133:
BUS 1442443 uprav_bus BUS 123 14243
Page 134 and 135:
Upravljačka jedinica uprav_bus omo
Page 136 and 137:
podatak iz pomoćnog registra podat
Page 138 and 139:
wrKTR postane neaktivan i signali f
Page 140 and 141:
interfejs interfejs 1442443 1442443
Page 142 and 143:
Ako je u zadat prenos iz memorije u
Page 144 and 145:
se iz njega prenese novi podatak u
Page 146 and 147:
podatak programskim putem prenet iz
Page 148 and 149:
step 1 pri aktivnoj vrednosti signa
Page 150 and 151:
BUS 144424443 stopPER rdPER wrPER f
Page 152 and 153:
Registri DR 7…0 i DRAUX 7…0 su
Page 154 and 155:
M M Brojač WCR 15…0 je 16-to raz
Page 156 and 157:
BUS BUS 123 123 BUS BUS uprav_bus 1
Page 158 and 159:
dMKTR ima aktivnu ili neaktivnu vre
Page 160 and 161:
. 0 0 Gazda startovao ciklus čitan
Page 162 and 163:
visoke impedanse na vrednost adrese
Page 164 and 165:
signale clSR0bus i stSR0bus bloka r
Page 166 and 167:
Upravljački signali bloka interfej
Page 168 and 169:
padatka. Ukoliko se utvrdi da je ko
Page 170 and 171:
dPER wrPER blok registri blok inter
Page 172 and 173:
6.2.2.2.2) dodeljen je jedan od ovi
Page 174 and 175:
najpre iz periferije u pomoćni reg
Page 176 and 177:
kontroler bude ponovo startovan. Uk
Page 178 and 179:
magistrale šalju memoriji i čeka
Page 180 and 181:
uprav_mem i uprav_per. Prilikom sta
Page 182 and 183:
ukoliko je neaktivna vrednost signa
Page 184 and 185:
! U korak step D se dolazi iz korak
Page 186 and 187:
dolaze iz bloka registri, i hack, k
Page 188 and 189:
BUS 123 14243 14243 uprav_bus 14442
Page 190 and 191:
itovi ABUS 5…2 mora da budu nule
Page 192 and 193:
signali sadrži spisak upravljački
Page 194 and 195:
WCRLout = rdTMR ·selWCRL CRin = w
Page 196 and 197:
oper oper startTMR oper stopTMR int
Page 198 and 199:
18. A. Milenkovic, Nikolić, B., J.
show all

Opis procesora

You also want an ePaper? Increase the reach of your titles

Delete template?

Save as template?