Baustein-Leitfaden: Konfiguration - Altium

KAPITEL 2: FPGA Bausteinunterstützung NANOBOARD-NB1 2004
12
CPLD Bausteine
Xilinx ®
Virtex-II Pro mit SRAM
Baustein: XC2VP7-5FG456C
Die Virtex ®
-II Pro Familie enthält Plattform-FPGAs für Designs auf der Basis von IP
Cores und kundenspezifisch angepassten Modulen. Die Familie beinhaltet Multi-
Gigabit Transceiver und PowerPC CPU-Blöcke. Sie ermöglicht Komplettlösungen
für Telekommunikations-, Wireless, Netzwerk-, Video- und DSP-Anwendungen.
XC2VP7 Funktionen:
11.088 Logikzellen in 4.928 CLB Slices
Bis zu 9.856 4-Input LUTs und 9.856 Flip-Flops
Block RAM (bis zu 792 Kbits) und verteiltes RAM (bis zu 154 Kbits)
4 Digital Clock Manager (DLLs)
16 Global Clock Multiplexer Buffers
Unterstützung für 32 auswählbare I/O Standards mit schnellen oder langsamen
Anstiegsgeschwindigkeiten und mehreren Ansteuer-Stärken
Der Baustein enthält einen 'harten' PowerPC 405 Processor Core, der in Nexar
von einer vollständigen Tool-Chain unterstützt wird (TASKING Viper Compiler,
Source Level Debugger, etc) und den Einsatz dieses Bausteines in FPGA-basierten
System-Designs ermöglicht.
Zusätzliche Funktionen der Aufsteckplatinen:
Zwei IDT71V416L Static RAM ICs - 4 Meg (256K x 16) 10ns Advanced High-
Speed CMOS
Ein MAX1617 SMBus Temperatursensor, der die FPGA Chip-Temperature und die
interne Sensortemperatur misst
Schnittstelle zu zwei der Hochgeschwindigkeits- (3.125GHz) Transceiver im
Virtex-II Pro - auf jedem Transceiver-Kanal sitzen vier vergoldete SMA Coax
Verbindungen am oberen Rand der Aufsteckplatine (Transceiver werden mit dem
programmierbaren On-board Nanoboard-Taktgeber verwendet, der ihre
Geschwindigkeit auf einen Wert zwischen 1 und 2 GHz beschränkt)
Das Board enthält 8 Coax-Verbindungskabel und ein Beispielprojekt, das den
Einsatz der Transceiver demonstriert.
Altera ®
MAX ®
3000/7000 mit PLCC sockets
Baustein: EPM7032AELC44-10
Die CPLDs der MAX ®
Familie sind Bausteine mit hoher Dichte und hoher Leistungsfähigkeit
auf der Basis der MAX-Architektur der zweiten Generation von Altera.
Die EEPROM-basierten Bausteine arbeiten mit einer Spannung von 3,3 V und
bieten 600 bis 10.000 benutzbare Gatter sowie Counter-Geschwindigkeiten von
bis zu 303,0 MHz, je nach Baustein.
EPM7032AE Funktionen:
32 Makrozellen
2 dedizierte Global Clocks
3,3V Spannung mit 2,5 bis 5V I/Os
Support für 2 auswählbare I/O Standards
Zusätzliche Funktionen der Aufsteckplatinen:
Die Aufsteckplatine bietet eine 44 Pin und eine 84 Pin PLCC Buchse mit Support
für die folgenden Bausteine: EPM3032A, EPM3064A, EPM7032S, EPM7064S,
EPM7128S, EPM7160S, EPM7032AE, EPM7064AE, EPM7128AE, EPM7032B,
EPM7064B, EPM7032S, EPM7064S, EPM7128S, EPM7160S.
NanoBoard-NB1 2004: LiveDesign-fähiges, FPGA-basiertes Entwicklungsboard www.altium.com/nanoboard