Infos zu Inkrementalgeber

ENCOD, J. Best, WS2000/01 Seite 6
sich das Eingangssignal nicht ändern darf. Wird diese Bedingung verletzt, so kann das
Flipflop in einen metastabilen Zustand geraten: Der Ausgang des Flipflops nimmt nicht nach
der spezifizierten Zeit den Pegel des Eingangs an, sondern kann sich für eine gewisse Zeit
nicht entscheiden, ob es nun 0 oder 1 werden will. In Bild 9 ist für das Signal A1 ein solcher
Zustand dargestellt. Die Dauer dieses metastabilen Zustands lässt sich nicht genau angeben,
sondern ist eine statistische Größe. So gibt es nur eine (hoffentlich sehr große) Wahrscheinlichkeit
dafür, dass dieser Zustand bis zur nächsten Taktflanke, wenn das nachgeschaltete
Flipflop übernimmt, abgeklungen ist. Damit ist es dann sehr unwahrscheinlich, dass auch A2
metastabil wird. Die Wahrscheinlichkeit, dass der metastabile Zustand bis zur nächsten positiven
Taktflanke abgeklungen ist, ist natürlich um so größer, je niedriger die Taktfrequenz
fCLK ist. Man wird deshalb fCLK nicht unnötig groß wählen.
Wie bereits erwähnt, ist es naheliegend, für die Vorverarbeitung der Gebersignale einen Vor-
/Rückwärtszähler zu verwenden, der bei einem Ereignis (positive oder negative Flanke in A
oder B gemäß Bild 6 bzw. Tabelle 1 vorwärts oder rückwärts zählt. Ein solcher Zähler kann
zweifellos als synchron getaktetes Schaltwerk gebaut werden (Bild 10). Ist der Eingang EN
(Enable) auf 0, so sorgt das Verknüpfungsnetzwerk VN dafür, dass die Flipflops an ihren D-
Eingängen ihren eigenen Ausgangszustand zugeführt bekommen: Der Zähler schaltet mit dem
EN
U/D
CLK
D Q
CLK
Verknüpfungsnetzwerk
D Q
CLK
Bild 10 Synchroner Vorwärts-/Rückwärtszähler
D Q
D Q
Takt CLK nicht weiter. Ist dagegen EN=1, so hängt das Verhalten zusätzlich von U D
(UP/DOWN_NICHT) ab. Ist EN=1 und U D =1, so legt das VN den auf den aktuellen Zählerstand
folgenden Wert an die Eingänge der Flipflops, der Zähler erhöht mit der nächsten
positiven CLK-Flanke seinen Wert (bzw. geht auf 0, wenn bereits alle n Flipflops gesetzt waren).
Ist dagegen EN=1 und U D =0, so zählt der Zähler rückwärts (bzw. alle Flipflops werden
auf 1 gesetzt, wenn vorher der Zählerstand 0 war.) Man beachte, dass EN und U D den
Charakter von Vorbereitungseingängen haben. Die „Aktion“ erfolgt jeweils mit der positiven
CLK-Flanke, die Signale EN und U D müssen rechtzeitig vor der positiven CLK-Flanke stabil
sein.
Wir haben nun die Aufgabe, aus den einsynchronisierten Signalen A2 und B2 die Signale EN
und U D zu erzeugen, die den Zähler ansteuern. Dazu verlängern wir die Flipflop-Kette in
Bild 9 um ein weiteres Flipflop (Bild 11). Da A2 bereits einsynchronisiert ist, kann es seinen
CLK
CLK