Inhaltsverzeichnis:

Weiterbildung
Inhaltsverzeichnis:
Lehrgang:
Digitaltechnik 2
Datum:
Name:
Seite:
Asynchrone Zähler
- Entwicklungsbeispiel ( Arbeitsplan ) ( Infoseite ) Seite 2
asynchroner 10er-Vorwärtszähler ( Arbeitsblatt ) Seite 6
- Aufgabenblatt ( Infoseite ) Seite 10
( 4 Zählerentwicklungs-Aufgaben )
- Aufgabe 1 - asynchroner 10er Vorwärtszähler ( Infoseite ) Seite 11
( mit RS-MS-FF -> abfallende Taktflanke ) ( Arbeitsblatt ) Seite 14
- Aufgabe 2 - asynchroner 10er Vorwärtszähler ( Infoseite ) Seite 17
( mit D-MS-FF -> abfallende Taktflanke ) ( Arbeitsblatt ) Seite 19
- Aufgabe 3 - asynchroner 10er Rückwärtszähler ( Infoseite ) Seite 21
( mit JK-MS-FF -> abfallende Taktflanke ) ( Arbeitsblatt ) Seite 23
- Aufgabe 4 - asynchroner 6er Würfelzähler ( Infoseite ) Seite 25
( mit JK-MS-FF -> abfallende Taktflanke ) ( Arbeitsblatt ) Seite 28
Frequenzteiler mit beliebigen Teilerverhältnissen
- Allgemeine Überlegung ( Infoseite ) Seite 30
( Arbeitsblatt ) Seite 31
- Beispiel: Frequenzteiler 3:1 ( Infoseite ) Seite 32
( Arbeitsblatt ) Seite 33
- Grundsätzliches zu Frequenzteilern ( Infoseite ) Seite 34
( n+1 ) : 1 ( Arbeitsblatt ) Seite 35
- Aufgabenblatt ( Infoseite ) Seite 36
( 6 Frequenzteiler-Entwicklungs-Aufgaben )
- Frequenzteiler 5:1 ( Infoseite ) Seite 37
( Arbeitsblatt ) Seite 38
- Frequenzteiler 6:1 ( Infoseite ) Seite 39
( Arbeitsblatt ) Seite 40
- Frequenzteiler 7:1 ( Infoseite ) Seite 41
( Arbeitsblatt ) Seite 42
- Frequenzteiler 9:1 ( Infoseite ) Seite 43
( Arbeitsblatt ) Seite 44
- Frequenzteiler 11:1 ( Infoseite ) Seite 45
( Arbeitsblatt ) Seite 46
- Frequenzteiler 13:1 ( Infoseite ) Seite 47
( Arbeitsblatt ) Seite 48

Weiterbildung
Lehrgang :
Digitaltechnik 2
Entwicklung eines asynchronen Zählers
Datum :
Name :
Seite :
Arbeitsplan mit dem Beispiel: 10er-Vorwärtszähler ( 0 - 9 ) mit JK-FF
1. Schritt: FF-Funktionstabelle zur Zählerentwicklung für das zu
verwendende Flip-Flop erstellen
2. Schritt:
Funktionstabelle schrittweise nach folgendem Beispiel erstellen:
Funktionstabelle zur Zähler-Entwicklung mit JK-Flip-Flops
Takt
1
2
3
4
5
6
7
8
9
10
Q tn
Q tn+1
J
K
0
0
Gewünschte
Ausgangs-
Schaltvorgänge
QD QC QB QA
1
0
0
1
1
1
0
* 1 *
* 1 * 0
a) Gewünschte Ausgangsschaltvorgänge eintragen.
b) Festlegen, welcher Ausgang eines der folgenden Flip-Flops takten kann.
Dabei den Ausgang wählen, der die wenigsten Takte liefert.
0
0
0
0
0
0
0
0
0
1
1
0
0
0
0
0
1
1
1
1
0
0
0
0
0
1
1
0
0
1
1
0
0
0
0
1
0
1
0
1
0
1
0
1
0
abfallende Taktflanken
Takt für:
FFA Eingangstakt
FFB FFA
FFC FFB
FFD FFA
( den Takt für den
Schaltschritt 9 zu 10
liefert nur FFA )
Eisenbarth, 08.03.94
ASZAE1FO.GEM

Weiterbildung
Lehrgang :
Digitaltechnik 2
Entwicklung eines asynchronen Zählers
Datum :
Name :
Seite :
Arbeitsplan mit dem Beispiel: 10er-Vorwärtszähler ( 0 - 9 ) mit JK-FF
3. Schritt:
Funktionstabelle zur Zähler-Entwicklung mit JK-Flip-Flops
Takt
0
1
2
3
4
5
6
7
8
9
10
Die Eingangsbelegung festlegen.
Sie wird für jeden aktiven Takt festgelegt.
Wenn während der Schaltvorgänge eines der Flip-Flops nicht
getaktet wird, so ist auch die Eingangsbelegung beliebig.
Gewünschte
Ausgangs-
Schaltvorgänge
QD QC QB QA
0
0
0
0
0
0
0
0
1
1
0
0
0
0
0
1
1
1
1
0
0
0
0
0
1
1
0
0
1
1
0
0
0
0
1
0
1
0
1
0
1
0
1
0
Eingangsbelegung
FF D FF C FF B FF A
J K J K J K J K
*
0
*
0
*
0
*
1
*
*
*
*
*
*
*
*
*
*
*
1
1
*
*
*
*
*
*
*
*
*
*
*
*
1
*
*
*
1
*
*
*
1
*
*
*
verwendete Takte für die Flip-Flops
*
*
*
*
0
*
*
*
1
*
*
*
1
*
*
1 *
* 1
1 *
* 1
1 *
* 1
1 *
* 1
1 *
Da wesentlich weniger aktive Taktflanken auftauchen, ist
das Netzwerk zur Ansteuerung der Eingänge auch
wesentlich einfacher als bei synchronen Zählern.
*
1
Eisenbarth, 08.03.94
ASZAE2FO.GEM

Weiterbildung
4.Schritt:
ÜS A
0 2 3 1
18
* * 9
C
* *
4 6
*
7
B
*
5
C
Lehrgang :
Digitaltechnik 2
Datum :
Name :
Seite :
Mittels KV-Tafeln die Funktionsgleichungen für die Eingänge
J und K minimisieren.
J A A K A A
1 1 * * * * 1 1
C
1 *
* *
1 1
*
*
*
*
*
*
D
C
*
*
*
*
*
*
*
*
1
1
*
1
B
D
J A K
B B
* * * 1 * * 1
*
*
*
*
*
*
*
*
*
0
*
1
D
C
*
*
*
*
*
*
*
*
1
B
B
JC A K C A
* * 1 * * * * *
C
*
*
*
*
*
*
*
*
*
*
*
*
D
C
*
*
*
*
*
*
*
*
1
*
*
*
B
B
JD A K D
* * 0 0 * * *
C
*
*
*
*
*
*
*
*
1
*
*
0
D
C
*
*
*
*
*
*
*
*
*
B
B
Übersichts-KV-Tafel:
Hier wird, um die restlichen KV-Tafeln schneller
ausfüllen zu können, jeweils die Zeilen-Nr. (Takt)
aus der Funktionstabelle in das Feld mit der
richtigen Zeilenwertigkeit eingetragen.
(Nicht benutzte Felder sind beliebig belegbar.)
B
A
*
*
*
*
A
*
1
*
*
D
D
D
D
J A = K A = 1
J B = D
K B = 1
JC = K C = 1
J D = B C
K D = 1
v
Eisenbarth, 09.03.1994
ASZAE3FO.GEM

Weiterbildung
Lehrgang :
Digitaltechnik 2
5.Schritt: Stromlaufplan zeichnen
Takt
1 1
1J 1K
C1
1J 1K
C1
1J 1K
C1
Datum :
Name :
Seite :
Q A Q B Q C Q D
6.Schritt: Impulsdiagramm zur Kontrolle entwickeln
Takt
Q A
Q B
Q C
Q D
1
0
1
0
1
0
1
0
1
0
1 1 1 1
0 1 2 3 4 5 6 7 8 9 0
&
1J 1K
C1
t
t
t
t
t
Eisenbarth, 09.03.1994
ASZAE4FO.GEM

Weiterbildung
Lehrgang :
Digitaltechnik 2
Entwicklung eines asynchronen Zählers
Datum :
Name :
Seite :
Arbeitsplan mit dem Beispiel: 10er-Vorwärtszähler ( 0 - 9 ) mit JK-FF
1. Schritt: FF-Funktionstabelle zur Zählerentwicklung für das zu
verwendende Flip-Flop erstellen
2. Schritt:
Funktionstabelle zur Zähler-Entwicklung mit JK-Flip-Flops
Takt
Q tn
Q tn+1
J
K
0
0
Funktionstabelle schrittweise nach folgendem Beispiel erstellen:
a) Gewünschte Ausgangsschaltvorgänge eintragen.
b) Festlegen, welcher Ausgang eines der
Dabei den Ausgang wählen, der
0
1
2
3
4
5
6
7
8
9
10
Gewünschte
Ausgangs-
Schaltvorgänge
QD QC QB QA
1
0
0
1
Takt für:
FFA
FFB
FFC
FFD
1
1
Eisenbarth, 08.03.94
ASZAE1AB.GEM

Weiterbildung
Lehrgang :
Digitaltechnik 2
Entwicklung eines asynchronen Zählers
Datum :
Name :
Seite :
Arbeitsplan mit dem Beispiel: 10er-Vorwärtszähler ( 0 - 9 ) mit JK-FF
3. Schritt:
Funktionstabelle zur Zähler-Entwicklung mit JK-Flip-Flops
Takt
0
1
2
3
4
5
6
7
8
9
10
Die Eingangsbelegung festlegen.
Sie wird für jeden aktiven Takt festgelegt.
Wenn während der Schaltvorgänge eines der Flip-Flops nicht
getaktet wird,
Gewünschte
Ausgangs-
Schaltvorgänge
QD QC QB QA
0
0
0
0
0
0
0
0
1
1
0
0
0
0
0
1
1
1
1
0
0
0
0
0
1
1
0
0
1
1
0
0
0
0
1
0
1
0
1
0
1
0
1
0
Eingangsbelegung
FF D FF C FF B FF A
J K J K J K J K
Da wesentlich weniger aktive Taktflanken auftauchen, ist
das Netzwerk zur Ansteuerung der Eingänge auch
Eisenbarth, 08.03.94
ASZAE2AB.GEM

Weiterbildung
4.Schritt:
ÜS A
0 2 3 1
18
* *
9
C
* *
4 6
*
7
B
*
5
C
C
C
C
Lehrgang :
Digitaltechnik 2
Datum :
Name :
Seite :
Mittels KV-Tafeln die Funktionsgleichungen für die Eingänge
J und K minimisieren.
J A K
B
J A K
B B
B
D
C
J A K
C C
B
D
C
J A K
D D
B
D
A A
D
C
D
C
Übersichts-KV-Tafel:
Hier wird, um die restlichen KV-Tafeln schneller
ausfüllen zu können, jeweils die Zeilen-Nr. (Takt)
aus der Funktionstabelle in das Feld mit der
richtigen Zeilenwertigkeit eingetragen.
(Nicht benutzte Felder sind beliebig belegbar.)
B
B
B
B
A
A
A
A
D
D
D
D
Eisenbarth, 09.03.1994
ASZAE3AB.GEM

Weiterbildung
Lehrgang :
Digitaltechnik 2
5.Schritt: Stromlaufplan zeichnen
Takt
1J 1K
C1
1J 1K
C1
1J 1K
C1
Datum :
Name :
Seite :
Q A Q B Q C Q D
6.Schritt: Impulsdiagramm zur Kontrolle entwickeln
Takt
Q A
Q B
Q C
Q D
1
0
1
0
1
0
1
0
1
0
1J 1K
C1
t
t
t
t
t
Eisenbarth, 09.03.1994
ASZAE4AB.GEM

Weiterbildung
Lehrgang :
Digitaltechnik 2
Datum :
Name :
Seite :
Übungs-Aufgaben zur Entwicklung asynchroner Zähler
Aufgabe 1:
Es ist ein asynchroner 10er-Vorwärtszähler mit abfallend taktflankengesteuerten
RS-Master-Slave-Flip-Flops zu entwickeln.
Aufgabe 2:
Es ist ein asynchroner 10er-Vorwärtszähler mit abfallend taktflankengesteuerten
D-Flip-Flops zu entwickeln.
Aufgabe 3:
Es ist ein asynchroner 10er-Rückwärtszähler mit abfallend taktflankengesteuerten
JK-Flip-Flops zu entwickeln.
Aufgabe 4:
Es ist ein asynchroner Vorwärtszähler mit abfallend taktflankengesteuerten
JK-Flip-Flops zu entwickeln, der den skizzierten elektronischen Würfel
direkt ansteuern kann.
+U B
G
A B C D
1
2
3
4
5
6
Eisenbarth, 09.03.94
ASZAEAUF.GEM

Weiterbildung
Lehrgang :
Digitaltechnik 2
Datum :
Name :
Seite :
Entwicklung eines asynchronen 10er Vorwärtszähler mit RS-MS-FF
Flip-Flop-Funktionstabelle:
Takt
0
1
2
3
4
5
6
7
8
9
10
Gewünschte
Ausgangs-
Schaltvorgänge
QD QC QB QA
0
0
0
0
0
0
0
0
1
1
0
0
0
0
0
1
1
1
1
0
0
0
Q tn
Q tn+1
S
R
Zähler-Funktionstabelle:
0
0
1
1
0
0
1
1
0
0
0
0
1
0
1
0
1
0
1
0
1
0
0
0
0
*
1
0
1
0
1
0 1
0
1
1
*
0
Eingangsbelegung
FF D FF C FF B FF A
S R S R S R S R
* * * * * * 1 0
0 * * * 1 0 0 1
* * * * * * 1 0
0 * 1 0 0 1 0 1
* * * * * * 1 0
0 * * * 1 0 0 1
* * * * * *
1 0
1 0 0 1 0 1 0 1
* * * * * * 1 0
0 1 * * 0 * 0 1
Taktfestlegung
Eisenbarth, 09.03.94
ASZAE5FO.GEM

Weiterbildung
Übersichts-KV-Tafel:
ÜS A
0 2 3 1
18
* * 9
C
* *
4 6
*
7
B
*
5
C
B
Lehrgang :
S A R
Digitaltechnik 2
SA A R A A
1 1 0 0 0 0 1 1
C
1 *
* *
1 1
*
*
0
0
*
0
D
C
0 *
* *
0 0
*
*
1
1
*
1
B B
* * 0 1 * * 1
*
*
*
*
*
*
0
*
D
C
*
*
*
*
*
*
* * 0 1 * * 1
B
B
SC A R C A
* * 1 * * * 0 *
C
*
*
*
*
*
*
*
*
0
*
*
*
D
C
*
*
*
*
*
*
*
*
1
*
*
*
B
B
D
SD A R D A
* * 0 0 * * * *
C
*
*
*
*
*
*
*
*
1
0
*
0
D
C
*
*
*
*
*
*
*
*
0
1
*
*
B
B
B
A
0
*
*
0
D
D
D
D
SA = A
R A = A
R B = B
SC = C
Datum :
Name :
Seite :
SB = B D
R C = C
SD = B C
R D = C
v
v
Eisenbarth, 09.03.1994
ASZAE6FO.GEM

Weiterbildung
Stromlaufplan:
Takt
1S 1R
C1
Lehrgang :
Digitaltechnik 2
1S 1R
C1
1S 1R
C1
Datum :
Name :
Seite :
Q A Q B Q C Q D
Impulsdiagramm:
Takt
Q A
Q B
Q C
Q D
1
0
1
0
1
0
1
0
1
0
& &
0 1 2 3 4 5 6 7 8 9 0
1S 1R
C1
t
t
t
t
t
Eisenbarth, 09.03.1994
ASZAE7FO.GEM

Weiterbildung
Lehrgang :
Digitaltechnik 2
Datum :
Name :
Seite :
Entwicklung eines asynchronen 10er Vorwärtszähler mit RS-MS-FF
Flip-Flop-Funktionstabelle:
Takt
0
1
2
3
4
5
6
7
8
9
10
Gewünschte
Ausgangs-
Schaltvorgänge
QD QC QB QA
0
0
0
0
0
0
0
0
1
1
0
0
0
0
0
1
1
1
1
0
0
0
Q tn
Q tn+1
S
R
Zähler-Funktionstabelle:
0
0
1
1
0
0
1
1
0
0
0
0
1
0
1
0
1
0
1
0
1
0
0
0
1
0
0
1
1
1
Eingangsbelegung
FF D FF C FF B FF A
S R S R S R S R
Eisenbarth, 09.03.94
ASZAE5AB.GEM

Weiterbildung
Übersichts-KV-Tafel:
ÜS A
0 2 3 1
18
* * 9
C
* *
4 6
*
7
B
*
5
C
C
C
C
Lehrgang :
S A R
B
S A R
B
Digitaltechnik 2
B B
D
C
S A R
C C
B
D
C
S A R
D D
B
D
A A
D
C
D
C
B
B
B
B
A
A
A
A
D
D
D
D
S A =
R A =
S B =
R B =
S C =
R =
C
S =
D
R D =
Datum :
Name :
Seite :
Eisenbarth, 09.03.1994
ASZAE6AB.GEM

Weiterbildung
Stromlaufplan:
Takt
1S 1R
C1
Lehrgang :
Digitaltechnik 2
1S 1R
C1
1S 1R
C1
Datum :
Name :
Seite :
Q A Q B Q C Q D
Impulsdiagramm:
Takt
Q A
Q B
Q C
Q D
1
0
1
0
1
0
1
0
1
0
1S 1R
C1
t
t
t
t
t
Eisenbarth, 09.03.1994
ASZAE7AB.GEM

Weiterbildung
Lehrgang :
Digitaltechnik 2
Asynchroner 10er-Zähler mit D-FF
Takt
0
1
2
3
4
5
6
7
8
9
10
Q tn
Q tn+1
D
0
0
1
0
0
1
Gewünschte
Ausgangs-
Schaltvorgänge
QD QC QB QA
0
0
0
0
0
0
0
0
1
1
0
0
0
0
0
1
1
1
1
0
0
0
1
1
0 0 1 1
0
0
1
1
0
0
1
1
0
0
0
0
1
0
1
0
1
0
1
0
1
0
DA = A
Eingangsbelegung
DD DC DB DA
*
0
*
0
*
0
*
1
*
0
DB = B D
DC = C
v
DD = B C
v
*
*
*
1
*
*
*
0
*
*
*
1
*
0
*
1
*
0
*
0
1
0
1
0
1
0
1
0
1
0
C
C
Datum :
Name :
Seite :
ÜS A
0 2 3 1
81 * * 9
C
*
4
*
6
*
7
*
5
1 1 0
A
0
1 * * 0
* * * *
1 1 0 0
DA DB
DC
B
B
A
* * 1 *
* * * *
* * * *
* * 0 *
D
C
D
C
B
D
* * 0
A
1
* * * 0
* * * *
* * 0
B
1
A
* * 0 0
*
* * 0
* * * *
* * 1 0
B
DD
Eisenbarth, 09.03.94
ASZAE8FO.GEM
D
D

Weiterbildung
Stromlaufplan:
Takt
1D C1
Lehrgang :
Digitaltechnik 2
1D C1
1D C1
Datum :
Name :
Seite :
Q A Q B Q C Q D
Impulsdiagramm:
Takt
Q A
Q B
Q C
Q D
1
0
1
0
1
0
1
0
1
0
&
1D C1
0 1 2 3 4 5 6 7 8 9 0
&
t
t
t
t
t
Eisenbarth, 09.03.1994
ASZAE9FO.GEM

Weiterbildung
Lehrgang :
Digitaltechnik 2
Asynchroner 10er-Zähler mit D-FF
Takt
0
1
2
3
4
5
6
7
8
9
10
Q tn
Q tn+1
D
Gewünschte
Ausgangs-
Schaltvorgänge
QD QC QB QA
0
0
0
0
0
0
0
0
1
1
0
0
0
0
0
0
0
1
1
1
1
0
0
0
0
0
1
1
0
0
1
1
0
0
0
1
0
0
1
0
1
0
1
0
1
0
1
0
0
1
1
1
Eingangsbelegung
DD DC DB DA
C
C
Datum :
Name :
Seite :
ÜS A
0 2 3 1
81 * * 9
C
*
4
*
6
*
7
*
5
B
B
A
DA DB
DC
A
D
C
D
C
B
DD
B
B
D
A
A
Eisenbarth, 09.03.94
ASZAE8AB.GEM
D
D

Weiterbildung
Stromlaufplan:
Takt
1D C1
Lehrgang :
Digitaltechnik 2
1D C1
1D C1
Datum :
Name :
Seite :
Q A Q B Q C Q D
Impulsdiagramm:
Takt
Q A
Q B
Q C
Q D
1
0
1
0
1
0
1
0
1
0
1D C1
t
t
t
t
t
Eisenbarth, 09.03.1994
ASZAE9AB.GEM

Weiterbildung
Lehrgang :
Digitaltechnik 2
Asynchroner 10er-Rückwärtszähler mit JK-FF
C
C
J
Q tn
Q tn+1
J
K
A
1
1
1
Takt
1
2
3
4
5
6
7
8
9
10
1
1
A
D
C
A
A
1 1
1
B
B
J C A KC
A
B
0
0
0
*
0 1
D
C
1
0
*
1
0
1
1
*
B
1
1
*
0
Gewünschte
Ausgangs-
Schaltvorgänge
QD QC QB QA
1
0
0
0
0
0
0
0
0
1
0
0
1
1
1
1
0
0
0
0
0
0
0
1
1
0
0
1
1
0
0
0
1
0
1
0
1
0
1
0
1
0
1
D
D
C
B
Datum :
Name :
Seite :
ÜS A
9 7 6 8
1 * * 0
C
* *
5 3
*
2
*
4
Eingangsbelegung
FF D FF C FF B FF A
J D K D J C K C J B K B J A K A
*
*
0
0
0
0
0
0
0
1
Aus den Ausgängen läßt sich keine Taktflanke ableiten
0 0 0 0
1 0
K
1
1
1 0 0 0
0
1
*
*
*
*
*
*
*
*
0
1
*
*
*
*
0
0
0
0
*
*
0
0
0
1
*
*
*
*
J B A
0 0
1 0
C
1 0
B
J D A
1 0 0 0
0 0 0 0
0
1
*
*
0
1
*
*
0
0
D
C
D
C
*
*
0
1
*
*
0
1
*
*
K
K
B
D
B
*
1
*
1
*
1
*
1
*
1
A
1 0
1 0
B
B
1
*
1
*
1
*
1
*
1
*
A
1 0
D
D
D
Eisenbarth, 09.03.94
ASZA10FO.GEM

Weiterbildung
J =
A
Takt
1 1
1J 1K
C1
Lehrgang :
Digitaltechnik 2
1J 1K
C1
1J 1K
C1
Datum :
Name :
Seite :
& & &
&
Q A Q B Q C Q D
Takt
Q A
Q B
Q C
Q D
1
0
1
0
1
0
1
0
1
0
K = 1
A
J = A D
C
v
&
J = A D v A C
B
K = A B
C
v
v
K =
B
0 9 8 7 6 5 4 3 2 1 0
v
K = A
D
J = A B C
D
v
1J 1K
C1
t
t
t
t
t
v
Eisenbarth, 09.03.1994
ASZA11FO.GEM

Weiterbildung
Lehrgang :
Digitaltechnik 2
Asynchroner 10er-Rückwärtszähler mit JK-FF
C
C
J
Q tn
Q tn+1
J
K
A
Takt
A
D
C
A
A
B
B
J C A KC
A
B
0
0
0
*
0 1
1
2
3
4
5
6
7
8
9
10
D
C
1
0
*
1
0
1
1
*
B
1
1
*
0
Gewünschte
Ausgangs-
Schaltvorgänge
QD QC QB QA
1
0
0
0
0
0
0
0
0
1
0
0
1
1
1
1
0
0
0
0
0
K
0
0
1
1
0
0
1
1
0
0
0
1
0
1
0
1
0
1
0
1
0
1
D
D
C
C
B
D
B
B
A
A
Datum :
Name :
Seite :
ÜS A
9 7 6 8
1 * * 0
C
* *
5 3
*
2
*
4
Eingangsbelegung
FF D FF C FF B FF A
J D K D J C K C J B K B J A K A
J
J
D
C
D
C
K
K
B
D
B
B
B
A
A
D
D
D
Eisenbarth, 09.03.94
ASZA10AB.GEM

Weiterbildung
Takt
Takt
Q A
Q B
Q C
Q D
1J 1K
C1
Lehrgang :
Digitaltechnik 2
1J 1K
C1
1J 1K
C1
Datum :
Name :
Seite :
Q A Q B Q C Q D
1
0
1
0
1
0
1
0
1
0
1J 1K
C1
t
t
t
t
t
Eisenbarth, 09.03.1994
ASZA11AB.GEM

Weiterbildung
Lehrgang :
Digitaltechnik 2
Asynchroner Würfel-Zähler mit JK-FF
J A A K A
1
C
1
1 1
D
C
1
1
C
Q tn
Q tn+1
J
K
Takt
B
J C A
1
0 0
B
0
0
0
*
0 1
1
2
3
4
5
6
D
C
1
0
*
1
B
D
C
Datum :
Name :
Seite :
A B A B A
C
0
1
1
*
B
1
1
*
0
Gewünschte
Ausgangs-
Schaltvorgänge
QD QC QB QA
1
1
1
1
0
1
1
1
1
0
0
0
1
K
1
0
0
0
0
0
1
0
1
0
1
0
1
0
A
D
C
B
B
J D A
1
KD
A
D
C
D
C
1
0 0
0
0
B
ÜS A
* * * 5
41 * * 3
C
2 0
* *
*
*
1
*
Eingangsbelegung
FF D FF C FF B FF A
J D K D J C K C J B K B J A K A
*
*
*
*
*
1
0
0
0
0
1
*
Da keiner der Ausgänge als Takt für ein Folge-Flip-Flop verwendet
werden kann, ist hier nur ein synchroner Zähler möglicht !
1 0 0
J
*
*
*
0
0
1
0
0
1
*
*
*
1
0 0
0 0
*
0
0
0
0
1
1
*
*
*
*
*
K
B
1
*
1
*
1
*
1
B
*
1
*
1
*
1
D
D
D
Eisenbarth, 10.03.94
ASZA12FO.GEM

Weiterbildung
J =
A
Takt
1J 1K
C1
Lehrgang :
Digitaltechnik 2
1J 1K
C1
1J 1K
C1
Datum :
Name :
Seite :
Q A Q B Q C Q D
Q A
Q B
Q C
Q D
K =
A
K C = A B
1
Takt
v
1
0
1
0
1
0
1
0
1
0
1
K =
B
J = 1
D
J =
B
7 0 3 4 5 6 1
Anlauf Kreislauf
J = D
C
K = A C
D
1 1
v
&
2
t
t
t
t
t
&
1J 1K
C1
Eisenbarth, 10.03.1994
ASZA13FO.GEM

Weiterbildung
J =
A
Takt
K =
A
K C = A B
1
v
1
1J 1K
C1
Lehrgang :
Digitaltechnik 2
Datum :
Name :
Seite :
J = D
C
R S 1J 1K S 1J 1K S
C1
C1
Q A Q B Q C Q D
Takt
Q A
Q B
Q C
Q D
1
0
1
0
1
0
1
0
1
0
K =
B
J = 1
D
J =
B
K = A C
D
1 1
1 2 3 4 5 6 1
v
&
t
t
t
t
t
&
1J 1K
C1
U B
Eisenbarth, 10.03.1994
ASZA14FO.GEM

Weiterbildung
Lehrgang :
Digitaltechnik 2
Asynchroner Würfel-Zähler mit JK-FF
C
C
J A A K
A
J
Q tn
Q tn+1
J
K
C
Takt
B
B
A
0
0
0
*
0 1
1
2
3
4
5
6
D
C
D
C
1
0
*
1
A A
C
0
1
1
*
B
B
1
1
*
0
Gewünschte
Ausgangs-
Schaltvorgänge
QD QC QB QA
1
1
1
1
0
1
1
1
1
0
0
0
1
K
1
0
0
0
0
0
1
0
1
0
1
0
1
0
A
D
C
D
C
Datum :
Name :
Seite :
D
C
B
A
B
B
J D A KD
A
B
ÜS A
* * * 5
41 * * 3
C
2 0
* *
*
*
1
*
Eingangsbelegung
FF D FF C FF B FF A
J D K D J C K C J B K B J A K A
J
D
C
K
B
B
D
D
D
Eisenbarth, 10.03.94
ASZA12AB.GEM

Weiterbildung
Stromlauf:
Takt
1J 1K
C1
Lehrgang :
Digitaltechnik 2
1J 1K
C1
1J 1K
C1
Datum :
Name :
Seite :
Q A Q B Q C Q D
Takt
Q A
Q B
Q C
Q D
1
0
1
0
1
0
1
0
1
0
t
t
t
t
t
1J 1K
C1
Eisenbarth, 10.03.1994
ASZA13AB.GEM

Weiterbildung
Lehrgang :
Digitaltechnik 2
Frequenzteiler mit beliebigem Teilerverhältnis
1J 1K
C1
Takt
Freigabe
Teiler n : 1
Datum :
Name :
Seite :
Der skizzierte Teiler liefert nach n Takten am Ausgang einen Takt,
wenn der Freigabe-Eingang auf 1-Signal liegt.
Wird der Freigabe-Eingang auf 0-Signal gelegt, so wird der
Takt für diese Zeit im Teiler unwirksam.
Takt
Freigabe
Ausgang
1
Ausgang
Das JK-Flip-Flop kann ohne weitere
Bauelemente wie oben beschrieben
als Teiler 2 : 1 verwendet werden.
Eisenbarth, 01.03.94
FRTEI4FO.GEM

Weiterbildung
Lehrgang :
Digitaltechnik 2
Frequenzteiler mit beliebigem Teilerverhältnis
1J 1K
C1
Takt
Freigabe
Teiler n : 1
Ausgang
Datum :
Name :
Seite :
Der skizzierte Teiler liefert nach n Takten am Ausgang einen Takt,
wenn der Freigabe-Eingang auf 1-Signal liegt.
Wird der Freigabe-Eingang auf 0-Signal gelegt, so wird der
Takt für diese Zeit im Teiler unwirksam.
Das JK-Flip-Flop kann ohne weitere
Eisenbarth, 01.03.94
FRTEI4AB.GEM

Weiterbildung
Lehrgang :
Digitaltechnik 2
Frequenzteiler mit beliebigem Teilerverhältnis
Takt
Freigabe
Ausgang
Aufgabe:
1J 1K
C1
1
1J 1K
C1
Datum :
Name :
Seite :
Der Frequenzteiler 2:1 ist durch ein zusätzliches Flip-Flop zu
zu einem Frequenzteiler 3:1 zu erweitern !
Die Lösung ist mit Impulsdiagramm zu überprüfen !
1
Takt
0
1
Ausgang
0
1
QB
0
Impulsdiagramm:
*
QB
* auf 3 Eingangstakte folgt 1 Ausgangstakt
1
t
t
t
Eisenbarth, 01.03.94
FRTEI45FO.GEM

Weiterbildung
Lehrgang :
Digitaltechnik 2
Frequenzteiler mit beliebigem Teilerverhältnis
Takt
Freigabe
Ausgang
Aufgabe:
1J 1K
C1
1
1J 1K
C1
Datum :
Name :
Seite :
Der Frequenzteiler 2:1 ist durch ein zusätzliches Flip-Flop zu
zu einem Frequenzteiler 3:1 zu erweitern !
Die Lösung ist mit Impulsdiagramm zu überprüfen !
1
Takt
0
1
Ausgang
0
1
QB
0
Impulsdiagramm:
QB
t
t
t
Eisenbarth, 01.03.94
FRTEI5AB.GEM

Weiterbildung
Lehrgang :
Digitaltechnik 2
Frequenzteiler mit beliebigem Teilerverhältnis
Ausgang
Takt
Teiler n : 1
Datum :
Name :
Seite :
Grundsätzliche Überlegungen zu Frequenzteilern ( n+1 ) : 1
Eingangs-Takt
Vorteiler 2:1 Teiler n:1
Freigabe
1J 1K
C1
1
Zusatz-Flip-Flop
zur Unterdrückung
eines Taktes
1J 1K
C1
Nutzt man das Vorteiler-Flip-Flop zur Steuerung der Freigabe, so kann dann
"ein" Eingangstakt unterdrückt werden ( n+1 : 1 ), wenn erst nach dem Takt,
der den Ausgang auf High-Pegel schaltet, das Zusatz-Flip-Flop mit dem
nächsten Eingangs-Takt auf High-Pegel schaltet und somit über seinen
Ausgang Q die Freigabe für einen Takt auf Low-Pegel legt.
Eingangstakt
QV H Q
QV
Ausgang
QH
1
0
1
0
1
0
1
0
Ein Eingangstakt
wird unterdrückt.
1
t
t
t
t
Eisenbarth, 01.03.94
FRTEI6FO.GEM

Weiterbildung
Lehrgang :
Digitaltechnik 2
Frequenzteiler mit beliebigem Teilerverhältnis
Ausgang
Takt
Teiler n : 1
Datum :
Name :
Seite :
Grundsätzliche Überlegungen zu Frequenzteilern ( n+1 ) : 1
Vorteiler 2:1 Teiler n:1
Freigabe
1J 1K
C1
1
Zusatz-Flip-Flop
zur Unterdrückung
eines Taktes
1J 1K
C1
Nutzt man das Vorteiler-Flip-Flop zur Steuerung der Freigabe, so kann dann
"ein" Eingangstakt unterdrückt werden ( n+1 : 1 ), wenn erst nach dem Takt,
Eingangstakt
QV H Q
QV
Ausgang
QH
1
0
1
0
1
0
1
0
1
t
t
t
t
Eisenbarth, 01.03.94
FRTEI6AB.GEM

Weiterbildung
Lehrgang :
Digitaltechnik 2
Datum :
Name :
Seite :
Übungs-Aufgaben zur Entwicklung von Frequenzteilern mit
beliebigem Teilerverhältnis.
Aufgabe 1:
Es ist ein Freqenzteiler 5:1 mit abfallend taktflankengesteuerten
JK-Master-Slave-Flip-Flops zu entwickeln.
Das Impulsdiagramm des entwickelten Teilers gehört zur Lösung.
Aufgabe 2:
Es ist ein Freqenzteiler 6:1 mit abfallend taktflankengesteuerten
JK-Master-Slave-Flip-Flops zu entwickeln.
Das Impulsdiagramm des entwickelten Teilers gehört zur Lösung.
Aufgabe 3:
Es ist ein Freqenzteiler 7:1 mit abfallend taktflankengesteuerten
JK-Master-Slave-Flip-Flops zu entwickeln.
Das Impulsdiagramm des entwickelten Teilers gehört zur Lösung.
Aufgabe 4:
Es ist ein Freqenzteiler 9:1 mit abfallend taktflankengesteuerten
JK-Master-Slave-Flip-Flops zu entwickeln.
Das Impulsdiagramm des entwickelten Teilers gehört zur Lösung.
Aufgabe 5:
Es ist ein Freqenzteiler 11:1 mit abfallend taktflankengesteuerten
JK-Master-Slave-Flip-Flops zu entwickeln.
Das Impulsdiagramm des entwickelten Teilers gehört zur Lösung.
Aufgabe 6:
Es ist ein Freqenzteiler 13:1 mit abfallend taktflankengesteuerten
JK-Master-Slave-Flip-Flops zu entwickeln.
Das Impulsdiagramm des entwickelten Teilers gehört zur Lösung.
Eisenbarth, 4.03..94
FRTEIAUF.GEM

Weiterbildung
Lehrgang :
Digitaltechnik 2
Frequenzteiler mit dem Teilerverhältnis 5:1
Takt
Freigabe
1J 1K
C1
1
Ausgang
Impulsdiagramm:
1
Takt
0
1
QV
0
1
Ausgang
0
1
QH
0
QV
5:1 = (4+1):1
1
1J 1K
C1
1
QH
Datum :
Name :
Seite :
1J 1K
C1
4er-Teiler +1
unterdrückter Takt
1
t
t
t
t
Eisenbarth, 03.03.94
FRTEI7FO.GEM

Weiterbildung
Lehrgang :
Digitaltechnik 2
Frequenzteiler mit dem Teilerverhältnis 5:1
Takt
Freigabe
1J 1K
C1
Ausgang
Impulsdiagramm:
1
Takt
0
1
QV
0
1
Ausgang
0
1
QH
0
QV
1J 1K
C1
QH
Datum :
Name :
Seite :
1J 1K
C1
1
t
t
t
t
Eisenbarth, 03.03.94
FRTEI7AB.GEM

Weiterbildung
Lehrgang :
Digitaltechnik 2
Frequenzteiler mit dem Teilerverhältnis 6:1
Takt
1
1J 1K
C1
1
Impulsdiagramm:
1
Takt
0
1
QV
0
1
Ausgang
QV
0
6:1 = 2 x 3:1
1J 1K
C1
Ausgang
Vor-Teiler Teiler 3:1
1
QH
0
1
QH
Datum :
Name :
Seite :
1J 1K
C1
1
unterdrückter Takt
t
t
t
t
Eisenbarth, 03.03.94
FRTEI8FO.GEM

Weiterbildung
Lehrgang :
Digitaltechnik 2
Frequenzteiler mit dem Teilerverhältnis 6:1
Takt
1
1J 1K
C1
1
Impulsdiagramm:
1
Takt
0
1
QV
0
1
Ausgang
QV
0
1
QH
0
1J 1K
C1
Ausgang
1
QH
Datum :
Name :
Seite :
1J 1K
C1
1
t
t
t
t
Eisenbarth, 03.03.94
FRTEI8AB.GEM

Weiterbildung
Lehrgang :
Digitaltechnik 2
Frequenzteiler mit dem Teilerverhältnis 7:1
Takt
1J 1K
C1
QV
1
Ausgang
Impulsdiagramm:
1
Takt
0
1
QV
0
1
Ausgang
0
7:1 = (2 x 3:1) + 1
1J 1K
C1
Vor-Teiler Teiler 3:1
1
QH1
0
1
QH2
0
1
unterdrückter Takt
1J 1K
C1
QH1
1
Datum :
Name :
Seite :
1J 1K
C1
QH2
t
t
t
t
t
+ 1
1
Eisenbarth, 05.03.94
FRTEI9FO.GEM

Weiterbildung
Lehrgang :
Digitaltechnik 2
Frequenzteiler mit dem Teilerverhältnis 7:1
Takt
1J 1K
C1
Ausgang
Impulsdiagramm:
1
Takt
0
1
QV
0
1
Ausgang
0
1
QH1
0
1
QH2
0
1J 1K
C1
1J 1K
C1
Datum :
Name :
Seite :
1J 1K
C1
t
t
t
t
t
Eisenbarth, 05.03.94
FRTEI9AB.GEM

Weiterbildung
Lehrgang :
Digitaltechnik 2
Frequenzteiler mit dem Teilerverhältnis 9:1
Takt
Freigabe
1J 1K
C1
1
Impulsdiagramm:
1
Takt
0
1
QA
0
1
QB
0
1
Ausgang
0
1
QH
0
QA
1
1J 1K
C1
QB
9:1 = (8+1):1
1
1
1J 1K
C1
Ausgang
1
Datum :
Name :
Seite :
8er-Teiler +1
unterdrückter Takt
1J 1K
C1
QH
t
t
t
t
t
1
Eisenbarth, 06.03.94
FRTE10FO.GEM

Weiterbildung
Lehrgang :
Digitaltechnik 2
Frequenzteiler mit dem Teilerverhältnis 9:1
Takt
Freigabe
1J 1K
C1
Impulsdiagramm:
1
Takt
0
1
QA
0
1
QB
0
1
Ausgang
0
1
QH
0
QA
1J 1K
C1
QB
1J 1K
C1
Ausgang
Datum :
Name :
Seite :
1J 1K
C1
QH
1
t
t
t
t
t
Eisenbarth, 06.03.94
FRTE10FO.GEM

Weiterbildung
Lehrgang :
Digitaltechnik 2
Frequenzteiler mit dem Teilerverhältnis 11:1
Takt
Freigabe
Takt
Ausgang
1J 1K
C1
QV1
Vor-Teiler
1
0
1
QV1
0
1
QV2
0
1
QH1
QH2
0
1
0
1
0
1
Impulsdiagramm:
1J 1K
C1
QV2
11:1 = (2 x 5:1) + 1
1
1
1J 1K
C1
Ausgang
1
Datum :
Name :
Seite :
1J 1K
C1
QH1
5er-Teiler +1
Die fett gezeichneten Pulse haben keine Taktwirkung für
die angeschlossenen Flip-Flops, da deren Eingänge 1J
zum Zeitpunkt des Taktes auf Low-Pegel liegen.
1
1J 1K
C1
QH2
t
t
t
t
t
t
1
Eisenbarth, 06.03.94
FRTE11FO.GEM

Weiterbildung
Lehrgang :
Digitaltechnik 2
Frequenzteiler mit dem Teilerverhältnis 11:1
Takt
Freigabe
Takt
Ausgang
1J 1K
C1
QV1
1
0
1
QV1
0
1
QV2
0
1
QH1
QH2
0
1
0
1
0
Impulsdiagramm:
1J 1K
C1
QV2
1J 1K
C1
Ausgang
Datum :
Name :
Seite :
1J 1K
C1
QH1
1J 1K
C1
QH2
t
t
t
t
t
t
Eisenbarth, 06.03.94
FRTE11AB.GEM

Weiterbildung
Lehrgang :
Digitaltechnik 2
Frequenzteiler mit dem Teilerverhältnis 13:1
Takt
Takt
QV1
QV2
1
0
Ausgang 1
QH1
QH2
1
0
1
0
0
1
0
1
0
1J 1K
C1
QV1
1
1
1J 1K
C1
QV2
13:1 = (2 x 2 x 3:1) + 1
1
1J 1K
C1
Ausgang
2 Vor-Teiler Teiler 3:1
Impulsdiagramm:
1
Datum :
Name :
Seite :
1J 1K
C1
1
QH1 QH2
Die fett gezeichneten Pulse haben keine Taktwirkung für
die angeschlossenen Flip-Flops, da deren Eingänge 1J
zum Zeitpunkt des Taktes auf Low-Pegel liegen.
1J 1K
C1
+ 1
1
Eisenbarth, 07.03.94
FRTE12FO.GEM
t
t
t
t
t
t

Weiterbildung
Lehrgang :
Digitaltechnik 2
Frequenzteiler mit dem Teilerverhältnis 13:1
Takt
Takt
QV1
QV2
1
0
Ausgang 1
QH1
QH2
1
0
1
0
0
1
0
1
0
1J 1K
C1
QV1
1J 1K
C1
QV2
Impulsdiagramm:
1J 1K
C1
Ausgang
Datum :
Name :
Seite :
1J 1K
C1
QH1 QH2
1J 1K
C1
Eisenbarth, 07.03.94
FRTE12AB.GEM
t
t
t
t
t
t