Übungsblatt 11 - LRR - TUM

FAKULTÄT FÜR INFORMATIK
TECHNISCHE UNIVERSITÄT MÜNCHEN
Lehrstuhl für Rechnertechnik und Rechnerorganisation
Prof. Dr. Arndt Bode
Einführung in die Rechnerarchitektur (ERA)
Wintersemester 2013/2014
Zentralübung 11 / Lösungsvorschlag 9 24.1.2014
Schaltungsentwurf (3)
Verhaltensbeschreibung von Schaltwerken in VHDL,
Moore- und Mealy-Automaten
11.1 Theoretisches Automatenmodell
Im folgenden nutzen wir als mathematisches Modell von Zustandsautomaten das Quintupel
wobei die Bezeichner im Einzelnen bedeuten:
M = (E,A,Q,δ,λ),
E = Eingangsalphabet ≃ ”
Eingangskodierung“
A = Ausgangsalphabet ≃ ”
Ausgangskodierung“
Q = Zustandsraum/-menge
δ = Zustandsübergangsfunktion δ : E×Q → Q
λ = Resultatsfunktion
Anhand der Resultatsfunktion unterscheidet man zwei Arten von Automaten:
• Solange λ nur vom aktuellen Zustand abhängig ist, d. h. also λ : Q → A gilt, spricht man
von einem Moore-Automaten.
• Wenn λ zusätzlich noch von den Eingängen direkt abhängt, also λ : Q × E → A gilt,
erhält man einen Mealy-Automaten.
1

11.2 Technische Umsetzung
Im folgenden Strukturdiagramm kann man den grundsätzlichen Aufbau eines jeden Automaten
(alsoeinesjedenSchaltwerks)erkennen.WährenddiebeidenSchaltfunktionenλundδ eindeutig
in Schaltnetze abgebildet werden können, wird für das Verzögerungselement τ üblicherweise
eine gewisse Anzahl von zustandsspeichernden und getakteten Flipflops verwendet. Hierdurch
werden die an den Eingängen der Flipflops anliegenden Daten bis zum Auftreten des nächsten
Taktimpulses verzögert.
λ
A
E
δ
Q
Q’
τ
= Mealy-A.
☞ Welche Vor- und Nachteile können Sie sich für beide Automatentypen vorstellen?
☞ Ordnen Sie die Schaltelemente eines JK-Master-Slave-Flipflops den obigen Bezeichnungen
zu. Handelt es sich hierbei um einen Moore- oder einen Mealy-Automaten?
11.3 Details zu VHDL-Prozessen
Eine Möglichkeit zur Speicherung von Zuständen wurde in der vergangenen Übung besprochen,
die genau der schaltungstechnischen Struktur entspricht. Diese (gleichzeitig gültigen)
rückgekoppelten Zuweisungen sind allerdings nicht die einzige Variante und entsprechen auch
nicht der ”
Philosophie“ von VHDL, da hier nicht das eigentliche Verhalten der Schaltung beschrieben
wird.
Durch Einführung von zeitlichen Abhängigkeiten in den VHDL-Quelltext wird dieses Problem
gelöst. Indem z. B. die nebenläufigen Zuweisungen nicht immer gelten dürfen, wird implizit eine
Speicherfunktion verwirklicht. Das Sprachkonstrukt, welches diese Bedingungen erfüllt, ist der
schon in früheren Übungen erwähnte Prozess 1 .
1 Nicht unähnlich einem allgemeinen Prozess, dennoch sollte man die Definitionen auseinanderhalten.
2

Ein ganzer Prozess, der die nachfolgende Form hat, wird wie eine einzelne nebenläufige Zuweisung
verwendet:
: PROCESS [()]
BEGIN
-- Prozess-Statements
-- ...
END PROCESS:
Die Sensitivity-List ist eine durch Kommata getrennte Liste von Signalnamen. Eine Änderung
des Wertes eines dieser Signale ist die Bedingung erfüllt, bei der das innerhalb eines Prozesses
formulierte Verhalten aktiv wird.
Weiterhin gilt für Prozesse in VHDL (Wiederholung):
• Alle Signalwertänderungen, die innerhalb eines Prozesses beschrieben werden, werden
erst bei Erreichen des END PROCESS-Statement wirksam. Das bedeutet auch, dass
Zwischenergebnisse innerhalb eines Prozesses, die noch während desselben Aufrufs des
Prozesses weiterverwendet werden sollen, nicht in Signalen zwischengespeichert werden
können. (Hierfür gibt es die Klasse der Variablen, die im Moment für uns noch ohne
Bedeutung ist.)
• Obwohl in Prozessen vielfach algorithmische Beschreibungen eines Schaltungsverhaltens
enthalten sind, darf man sich die Aktivierung eines Prozesses nicht als sequentielle Abarbeitung
eines Programmes verstehen. Im Rahmen des beschriebenen Modells laufen alle
Vorgänge innerhalb eines Prozesses in Nullzeit ab!
☞ Beschreiben Sie das Verhalten eines UND-Gatters mit Hilfe eines Prozesses. Nutzen Sie
dazu eine IF-Anweisung mitsamt ELSE-Zweig.
☞ Was passiert beim Fortlassen des ELSE-Zweiges?
11.4 Implizite Logik / Inferred Logic
ProzessesindnichtimmeraktivwienebenläufigeZuweisungen.Hierausergibtsichzwangsläufig,
dass Signale, die nur innerhalb von Prozessen beeinflusst werden, gespeichert werden müssen.
Konsequenterweise wird bei der automatisierten Synthese dann auch jeweils ein Speicherelement
(Flipflop) erzeugt. Diese zusätzlichen Bauelemente, die man nicht explizit spezifiziert
hatte, sondern lediglich aufgrund der VHDL-Prozesssemantik in eine spätere Schaltungsstruktur
eingebaut werden, nennt man Inferred Logic. Diese implizite Logik hat Vor- und Nachteile:
SieermöglichteinerseitseineeinheitlicheundweithingutverständlicheFormulierungvonSchaltungsverhalte,
ist aber auch oft Quelle von Fehlern und ineffizienten Designs.
☞ Nutzen Sie implizite Logik zur Implementierung eines transparenten D-Flipflops. Wo liegt
der Unterschied zum Master-Slave-Flipflop von Aufgabe 10.2?
3

11.5 Flipflops in VHDL (Teil 2)
Neben den rein pegelabhängigen Flipflops (im Englischen oft “Latch” bzw. “level-triggered FF”
genannt) und den flankengesteuerten Flipflops gibt es auch Mischformen, die abhängig vom
Eingang pegel- und flankengesteuert sind. Auch dies lässt sich elegant in VHDL beschreiben,
dazu muss im Prozess nur auf die Priorisierung der verschiedenen Ereignisse geachtet werden.
☞ Wie muss demnach ein flankengesteuertes D-Flipflop mit asynchronem (= taktunabhängigem)
Rücksetzeingang in VHDL formuliert werden?
Aufgabe 11.1
Beschreiben Sie folgenden endlichen Zustandsautomaten in VHDL:
e1 = 0
e1 = 1 & e2 = 0
e1 = 0
Z0
a0

FAKULTÄT FÜR INFORMATIK
TECHNISCHE UNIVERSITÄT MÜNCHEN
Lehrstuhl für Rechnertechnik und Rechnerorganisation
Prof. Dr. Arndt Bode
Einführung in die Rechnerarchitektur (ERA)
Wintersemester 2013/2014
Lösungsvorschlag zur Zentralübung 9 10.1.2013
Lösungsvorschlag Aufgabe 9.1
Aufgabenstellung
Sei f : {0,1} n → {0,1} eine eindimensionale Schaltfunktion von n Variablen (0 steht für falsch
und 1 steht für wahr).
Zunächst soll herausgefunden werden, wieviele eindimensionale Schaltfunktionen mit n Argumenten
prinzipiell existieren.
Grundidee: Betrachten wir uns eine Wahrheitstabelle für eine Schaltfunktion mit n Argumenten:
x 1 x 2 ··· x n−1 x n f
0 0 ··· 0 0
0 0 ··· 0 1 2 n
. . Ergebnis-
1 1 ··· 1 0 bits
1 1 ··· 1 1
Um alle Schaltfunktionen darzustellen, müsste man nun lediglich für alle Kombinationen von
ErgebnisbitseineeigeneTabelleerstellen.DurchNachrechnenerkenntmanleicht,dassdies2 (2n )
Tabellen bzw. n-dimensionale Schaltfunktionen wären. (Um alle Kombinationen der jeweils 2 n
Ergebnisbits zu erhalten, benötigt man insgesamt 2 (2n) unterschiedliche Funktionen.)
ImzweitenTeilderAufgabesollennunallezweidimensionalenSchaltfunktionenineinerTabelle
aufgeschrieben werden. Da die Parameterwerte für jede Funktion gleich sind, erweitern wir
einfach eine Wahrheitstabelle auf 2 (22) = 16 Ergebnisspalten:
5

e 1 e 2 a
0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
0 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
1 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
Bez. · e 1 e 2 ⊕ + + ⊕ e 2 e 1 ·
Wie leicht zu erkennen ist, finden sich die Grundoperationen UND, ODER, die Negation sowie
die Exklusiv-ODER-Funktion (durch das Symbol ⊕ angedeutet) in dieser Tabelle wieder.
Antworten auf die Fragen im Text
☞ Was wird mit dem Involutionsgesetz, dem Kommutativitätsgesetz und dem Assoziativitätsgesetz
ausgedrückt?
Involution:
(f) = f
Kommutativität: f ·g = g ·f und f +g = g +f
Assoziativität:
(f ·g)·h = f ·(g ·h) und (f +g)+h = f +(g +h)
☞ Was versteht man unter Idempotenz und Absorption?
Idempotenz:
f ·f = f und f +f = f
Absorption: f ·(f +g) = f und f +(f ·g) = f
Interessant ist bei diesen Gesetzen die Tatsache, dass sie es ermöglichen, gezielt Redundanz
( ”
unnötige“ Information) in eine Schaltfunktion einzubauen oder aus ihr zu entfernen.
☞ Was ist die besondere Eigenschaft des Distributivitätsgesetztes der booleschen Algebra
verglichen z. B. mit der Algebra der reellen Zahlen?
Das Distributivitätsgesetz in der booleschen Algebra funktioniert im Gegensatz zur Algebra
reeller Zahlen für beide Operationen UND und ODER, während sonst nur das ”
Ausmultiplizieren“
bzw. ”
Ausklammern“ definiert sind:
Distributivität:
f ·(g +h) = f ·g +f ·h und f +(g ·h) = (f +g)·(f +h)
Auch wenn also die Schreibweisen · und + an elementare Algebra erinnern, muss man sich die
Unterschiede z. B. beim Distributivitätsgesetz stets vor Augen halten.
6

☞ Skizzieren Sie die de-Morgan’sche Regel.
de Morgan: f ·g = f +g und f +g = f ·g
Das Bemerkenswerte an dieser Regel ist, dass Sie es uns ermöglicht, Ausdrücke, die beispielsweise
auf UND-Verknüpfungen basieren, auch durch ODER-Verknüpfungen zu beschreiben.
Darüberhinaus ist die de-Morgansche Regel auch als ein Hinweis darauf zu verstehen, dass man
imExtremfalllediglicheinenNICHT-ODER-Operator(NOR)odereineNICHT-UND-Operator
(NAND) benötigt, um damit alle Operationen der booleschen Algera zu verwirklichen.
☞ Was besagt das Neutralitätsgesetz?
Neutralität:
f ·(g +g) = f und f +(g ·g) = f
Genau wie oben hilft uns das Neutralitätsgesetz beim Vereinfachen oder auch bewussten Vergrößern
von Schaltfunktionen.
☞ Warum ist die Wahrheitstabelle nicht für alle möglichen Gelegenheiten eine günstige Darstellungsform?
Der Platzbedarfeiner Wahrheitstabelle (in Zeilen) wächst exponentiell mit der Anzahl ihrer Parameter.
Eine Schaltfunktion mit 16 Parametern würde demnach 2 16 = 65536 Zeilen benötigen.
☞ Wann ist eine DNF günstiger als eine KNF und umgekehrt? Hat dies auch technische
Auswirkungen?
Eine DNF bzw. eine KNF lassen sich direkt in zweistufige Schaltnetze umwandeln. Die UNDverknüpften
Minterme der DNF in Form von UND-Schaltnetzen (auch UND-Gatter genannt)
bilden dabei die erste Stufe, die dann über ein ODER-Gatter zusammengeschaltet werden
können. Folgende Darstellung erhält man daher für DNF bzw. KNF:
Disjunktive Normalform
Konjunktive Normalform
e1
e1
en
&
en
>= 1
>= 1 a
& a
e1
e1
en
&
en
>= 1
erste Stufe
(UND-Gatter)
zweite Stufe
(ODER-Gatter)
erste Stufe
(ODER-Gatter)
zweite Stufe
(UND-Gatter)
7

Eine DNF ist also günstiger, wenn die Einsmenge einer Schaltfunktion weniger mächtig als
die Nullmenge ist. Technisch ausgedrückt bedeutet dies, dass man weniger UND-Gatter in der
ersten Stufe des Schaltnetzes benötigt als ODER-Gatter in einer KNF-Umsetzung nötig wären.
Zudem wird die Anzahl der Eingänge in das ODER-Gatter der zweiten Stufe verringert. Dual
gilt dies natürlich entsprechend.
☞ Wandeln sie die DNF von f in eine KNF um.
☞ Wandeln sie die KNF von g in eine DNF um.
f(x,y,z) = xyz +xyz (1)
= xz ·(y +y) (2)
Während also f zuvor über die Minterme xyz und xyz beschrieben war, ist es nun über die
Maxterme x, z, und y +y ausgedrückt. (Natürlich lässt sich der letzte Ausdruck noch vereinfachen
...)
g(x,y,z) = (x+y +z)·(x+y +z)·(x+y +z) (3)
= z +(x+y)·(x+y)·(x+y) (4)
= z +(xx+xy +xy +yy)·(x+y) (5)
= z +(x+xy +xy)·(x+y) (6)
= z +(xx+xy +xxy +xyy +xyx+xyy) (7)
= z +(xy +xy) (8)
= z +xy (9)
Schaltfunktion g ist somit nun durch die Minterme z und xy ausgedrückt. (Es ist hilfreich,
sich klarzumachen, welche Gesetze bei den jeweiligen Umformungen verwendet wurden. Als
Hinweis bei den Vereinfachungen vergegenwärtige man sich Idempotenz, Distributivität und
Neutralität.)
Lösungsvorschlag Aufgabe 9.2
Zunächst sollte die Funktionstabelle für die einzelnen Personen aufgestellt werden, um zu ermitteln,
wann sie granteln. Daraus kann man dann ermitteln, zu welchen Gelegenheiten Ruhe
herrscht.
Die ersten vier Spalten geben die Kombination der Anwesenheit der vier beteiligten Personen
an. Die folgenden vier Spalten sind aus den Bedingungen abgeleitet, die für das Granteln der
einzelnen Personen angegeben sind. Aus einer einfachen NICHT-ODER-Verknüpfung (NOR)
erhält man dann als letze Spalte die Schaltfunktion, die die Ruhe im Raum angibt.
8

Anwesenheit Granteln bei Ruhe
Anwesenheit
A F P B A F P B R
0 0 0 0 0 0 0 0 1
0 0 0 1 0 0 0 1 0
0 0 1 0 0 0 0 0 1
0 0 1 1 0 0 0 1 0
0 1 0 0 0 0 0 0 1
0 1 0 1 0 0 0 1 0
0 1 1 0 0 0 0 0 1
0 1 1 1 0 0 0 1 0
1 0 0 0 1 0 0 0 0
1 0 0 1 1 0 0 1 0
1 0 1 0 1 0 0 0 0
1 0 1 1 1 0 0 1 0
1 1 0 0 0 0 0 0 1
1 1 0 1 0 0 0 1 0
1 1 1 0 0 0 1 0 0
1 1 1 1 0 0 0 1 0
Als DNF aufgeschrieben ergibt sich:
R = AF P B +AFPB +AFP B +AFPB +AFP B
Die algebraische Minimierung dieser DNF kann z. B. folgendermaßen erfolgen:
R = B ·[AF P +AFP +AFP + ∗ AFP +AFP] (10)
= B ·[AF ·(P +P)+FP ·(A+A)+AF ·(P +P)] (11)
= B ·[A·(F +F)+FP] (12)
= BA+BFP (13)
Folgende Gesetze wurden für die Umformungen verwendet: Um auf (10) zu kommen, reicht
das Distributivitätsgesetz, nach (11) kommt man, indem man mit Hilfe der Idempotenz an der
mit ∗ markierten Stelle den Term “AFP+” zusätzlich erzeugt und den Inhalt der Klammer
mit dem Distributivitätsgesetz umordnet (“Ausklammern”). Durch das Neutralitätsgesetz und
anschließend die erneute Anwendung des Distributivitätsgesetzes gelangt man schließlich zu
(12). Der letzte Schritt besteht dann in der umgekehrten Anwendung der Distributivität und
hat (13) zur Folge.
9

Lösungsvorschlag Aufgabe 9.3
library IEEE;
use IEEE.std_logic_1164.all;
-- Wir brauchen std_logic aus der Bibliothek
-- Definition der Ein- und Ausgänge (Ports) mit den passenden Datentypen
-- Der Baustein (sog. entity) soll "ruhe_detektor" heissen.
entity ruhe_detektor is
port ( f, p, a, b : in std_logic;
es_ist_ruhe : out std_logic );
end ruhe_detektor;
-- 4 Eingänge
-- 1 Ausgang
-- Jetzt kommt EINE mögliche Implementierung unseres Bauteils.
-- Der Variantename ("version_eins") ist für unsere Zwecke egal.
architecture version_eins of ruhe_detector is
begin
-- Hier muss die Berechnung der Ruhefunktion rein!
es_ist_ruhe