Rechnerarchitektur - Technische Informatik an der Universität Frankfurt

Die meisten Maschinenbefehle bestehen auszwei Teilen, einem Op(erations)code undeinem oder mehreren Operanden.Das Operationsprinzip einer von-Neumann-Architektur legt fest, dass der Operationscodeeines Maschinenbefehls immer auf dieOperanden angewandt wird. Je nachOperationscode werden die Operandenentweder direkt oder als Speicheradressenvon Daten interpretiert. Im letzten Fall wirdder Maschinenbefehl auf den Inhalt deradressierten Speicherzelle angewandt.Ein Operand kann auch als Sprungadresseauf einen Maschinenbefehl interpretiertwerden. Code und Daten stehen im selbenSpeicher.Eine Speicherzelle kann somit einenDatenwert oder einen Maschinenbefehlenthalten. Wie der Inhalt der Speicherzelleinterpretiert wird, hängt allein vomOperationscode des Maschinenbefehlsab.CPUADCHSBefehleDatenJohann Wolfgang Goethe-UniversitätTechnische InformatikKlaus Waldschmidt ©Seite 3Rechnerarchitektur, WS 2003/2004Teil 7 ArchitekturgrundlagenDie von-Neumann-ArchitekturProgramm +DatenspeicherAdressen von Datenoder MaschinenbefehlenBedingungscodesSteuersignaleProzessor (FSMD)MikrobefehleSteuerwerk DatenpfadGemeinsamer Speicher fürProgramm und Daten,sequentieller Zugriff.Von-Neumann-Architektur:• einfache Struktur(1 Speicher)• Programm + Daten müssennacheinander auf denSpeicher zugreifenDaten +MaschinenbefehleJohann Wolfgang Goethe-UniversitätTechnische InformatikKlaus Waldschmidt ©Seite 4Rechnerarchitektur, WS 2003/2004Teil 7 Architekturgrundlagen2

Die Harvard-Architektur.........MaschinenbefehleAdresse desMaschinenbefehlsProzessor (FSMD)SteuervektorenMikrobefehleBedingungscodesAdressenDatenspeicherSteuersignaleSteuerwerkSteuersignaleDatenpfadOperandenProgrammspeicher.........Erweiterung der FSMD umeinen Programmspeicher,in dem auszuführendesProgramm gespeichert ist.Daten werden in einem 2.Datenspeicher gehalten.Harvard-Architektur:• komplizierte Struktur(2 Speicher!)• Programme + Datenkönnen gleichzeitig aufihren Speicher zugreifenJohann Wolfgang Goethe-UniversitätTechnische InformatikKlaus Waldschmidt ©Seite 5Rechnerarchitektur, WS 2003/2004Teil 7 ArchitekturgrundlagenEin Mikrocomputer ist ein modifiziertervon-Neumann-Rechner, bei dem dieVerbindungseinrichtung durch einen BUSrealisiert ist.Der Bus besteht aus den drei TeilenDatenbus, Adreßbus und Steuerbus.Er verbindet den Mikroprozessor mit demHauptspeicher, den Steuerbausteinen unddem Ein-/Ausgabesystem.AdreßbusDaten-busMikroprozessorSteuerbusHauptspeicherSteuerspeicherE/AStruktur eines MikrocomputersJohann Wolfgang Goethe-UniversitätTechnische InformatikSeite 6Rechnerarchitektur, WS 2003/2004Teil 7 Architekturgrundlagen3

Der Mikroprozessor erhält die Maschinenbefehlein sequentieller Programmordnungaus dem Hauptspeicher.Er decodiert jeden Befehl und führt eineMaschinenoperation auf dem Inhalt einervon Maschinenbefehl adressierten Speicherzelleaus. Die Interpretation den Inhaltstyps(Datentyp im Falle eines Datums oder Befehlstypim Falle eines Befehls) der Speicherzellehängt einzig von der im Maschinenbefehlenthaltenen Information ab.Die Speicherzellen selbst tragen keine Kennungihres Inhaltstyps. Die einzige Strukturierungbesteht im Zusammenfassen einerbestimmten Bitzahl (8,16,32 oder 64 Bits) zueinem Speicherwort als kleinster adressierbarerEinheit. Daten und Befehle werdengleichermaßen im Hauptspeicher abgelegtund sind im Speicher nicht unterscheidbar.Der Rechner arbeitet in zwei überlappendausführbaren Phasen:In der Befehlsbereitstellungs- und Decodierphasewird, adressiert durch den Befehlszähler,derInhalt einer Speicherzelle geholtund als Befehl interpretiert.In der Ausführungsphase werden die Inhaltevon einer oder zwei Speicherzellen bereitgestelltund entsprechend der Vorschrift verarbeitet,die durch den Operationscode desBefehl gegeben ist. Dabei wird angenommen,dass die Inhalte der Speicherzellen Datensind,welche vom Datentyp her den in Befehlgetroffenen Voraussetzungen entsprechen.Johann Wolfgang Goethe-UniversitätTechnische InformatikKlaus Waldschmidt ©Seite 7Rechnerarchitektur, WS 2003/2004Teil 7 ArchitekturgrundlagenDas von-Neumann-Prinzip zeichnet sichdurch einen minimalen Hardware-Aufwandaus. Es fand so lange seine Rechtfertigung,als die Hardware-Bauteile den größtenKostenfaktor eines Rechners darstellten undinsbesondere die optimale Hauptspeicherauslastungdas wichtigste Entwurfsziel war.In den letzten beiden Jahrzehnten hat sichjedoch die Kostensituation durch die Entwicklungder Halbleitertechnologie grundlegendgeändert.Insbesondere die Verbindungseinrichtungzwischen Hauptspeicher und Prozessorerweist sich in von-Neumann-Architekturenals Engpass (von-Neumann-Flaschenhals),weil durch ihn alle Daten und Maschinenbefehletransportiert werden müssen.Verschärft wird dieser Engpass dadurch,dass die Befehlsausführung durch denProzessor wesentlich schneller vor sichgeht als der Zugriff auf den Hauptspeichermit heutiger RAM-Speichertechnologie.Insbesondere Prozessortechniken wie dasBefehlspipelining und das Superskalar-Prinzip haben den Datenhunger heutigerMikroprozessoren noch wesentlich erhöht.Johann Wolfgang Goethe-UniversitätTechnische InformatikKlaus Waldschmidt ©Seite 8Rechnerarchitektur, WS 2003/2004Teil 7 Architekturgrundlagen4

Fetch:IR

SISD-Rechner werden üblicherweiseklassifiziert nach:• Der Anzahl der separaten Pfade fürInstruktionen und Operanden(Princeton- bzw. Harvard-Architektur),• Der Instruktionssatz-Architektur(CISC/RISC)• Der Befehlsverarbeitung(VLIW, Superskalar, SMT, EPIC, TTA...)• Dem Ort, wo die Operanden für die Verarbeitungbereitstehen, z. B.- Speicher-Speicher-Maschine:Die Operanden werden direkt aus demHauptspeicher geladen. Auf schnelleRegister als Zwischenpuffer für dieOperanden wird hier verzichtet.- Virtuelle Registermaschine: Ein Teil desHauptspeichers wird wie ein Registerfileverwendet.- Register-Register-Maschine oder Load/Store-Architektur: Die Operanden müssenimmer in schnellen Registern bereitstehen.Diese Architekturvariante wird im folgendennäher beschrieben.Johann Wolfgang Goethe-UniversitätTechnische InformatikKlaus Waldschmidt ©Seite 11Rechnerarchitektur, WS 2003/2004Teil 7 ArchitekturgrundlagenWie man aus der Struktur ersehen kann, lässtsich der Datenpfad sehr gut zu einem Fließband(Pipeline) umgestalten. Dazu wird derBefehlszyklus in einzelne Phasen aufgeteiltund für jede Phase wird ein eigenes Ausführungswerk(Pipelinestufe) bereitgestellt.Bei einer einfachen Befehlsdecodierung, d.h.unter anderem, wenn nur wenige unterschiedlicheBefehlsformate verwendet werden, sindeffiziente Pipelines möglich.Für das Steuerwerk sind grundsätzlich zweiStrukturen möglich:• direkte (festverdrahtete) Steuerung• mikroprogrammierte SteuerungDie festverdrahtete Lösung kommt überwiegendbei RISC und die mikroprogrammierteLösung bei CISC zum Einsatz.Bei der festverdrahteten Lösung erfolgt dieBefehlsdecodierung durch eine FSM mitfestverdrahteten Schaltnetzfunktionen.Diese Befehlsinterpretierung erforderteinfache und reguläre Befehle, wie sie ineiner RISC-ISA gegeben sind.Komplexe Befehle, wie sie in einerCISC-ISA gegeben sind, werden mittelseiner mikroprogrammierten Steuerungausgewertet.Johann Wolfgang Goethe-UniversitätTechnische InformatikKlaus Waldschmidt ©Seite 12Rechnerarchitektur, WS 2003/2004Teil 7 Architekturgrundlagen6

Festverdrahtete SteuerungDatenFestverdrahtetes LeitwerkOpcode; Adr. etc.Instruktionsregister(IR)ALUkomplexeskombinatorischesNetzwerkZustandsregisterSteuersignaleJohann Wolfgang Goethe-UniversitätTechnische InformatikKlaus Waldschmidt ©Seite 13Rechnerarchitektur, WS 2003/2004Teil 7 ArchitekturgrundlagenMikroprogrammierte SteuerungDatenbus(Mikro-)Statusinformationvon ALU (FLAG)MaschinenbefehlSequenzerµBZµPSMikroprogrammµIRAdreßteilOpkodeMappingSteuerteilAdr. etc.ROM DMikroprogrammspeicherMikroinstruktionsregisterAnfangsadresseMikrobefehlszählerInstruktionsregisterJohann Wolfgang Goethe-UniversitätTechnische InformatikKlaus Waldschmidt ©Seite 14SteuersignaleRechnerarchitektur, WS 2003/2004Teil 7 Architekturgrundlagen7

Die wichtigsten Bestandteile einer mikroprogrammiertenBefehlsinterpretation sind:• der Mikroprogrammspeicher µPS• ein Festwertspeicher (ROM)• der Mikrobefehlszähler µBZ• das Mikroinstruktions- oder PipelineregisterµIR• der SequenzerIR ist das Instruktionsregister für den auszuführendenMaschinenbefehl. Ein Decoderoder “mapping ROM” (D) bildetOp-Codes auf Mikroprogrammadressenab.Jeder Maschinenbefehl wird vom Steuerprozessormit Hilfe eines Mikroprogrammsinterpretiert, das im Mikroprogrammspeicherniedergelegt ist.Ein Mikroprogramm besteht aus einzelnenMikroprogrammbefehlen (Mikroinstruktionen).Bei der Ausführung eines Maschinenbefehlswird also eine Mikroinstruktionssequenzdurchlaufen, deren Anfangsadresse im µPSaus dem OP-Code des Maschinenbefehlsgewonnen (D) und in den µBZ geladen wird.Die so adressierte Mikroinstruktion wird ausgelesen,d.h. in das Mikroinstruktionsregistergeladen. Aufgabe des (Mikroprogramm-)Sequenzer ist es, – unter Beachtung desSteuer- und Adresscodes der aktuellenMikroinstruktion (im µIR) sowie der Statussignale(Flaggen) der ALU – die Adresse derjeweils nächsten Mikroinstruktion auszuwählen.Diese Mikroinstruktion wird dannwieder in das Mikroinstruktionsregister µIRgebracht. Die Auswahl der nächsten Mikroinstruktionsadresseund die Steuerung desDatenpfades erfolgen nebenläufig.Johann Wolfgang Goethe-UniversitätTechnische InformatikKlaus Waldschmidt ©Seite 15Rechnerarchitektur, WS 2003/2004Teil 7 ArchitekturgrundlagenBei einer horizontalen Mikroprogrammierungentsprechen die Bits der Mikroinstruktion denSteuersignalen (Mikroorder). Bei einerquasihorizontalen Mikroprogrammierung istjede Mikroinstruktion in Bit-Felder unterteilt,die decodiert werden müssen. Diese Felderkönnen u. a. die Adresse des nächstenMikrobefehls, die Mikroorder für die ALU,Registernummern oder Steuersignale fürMultiplexer enthalten. Die zugehörigenDecodierwerke sind in der Regel Teil desDatenpfads. Wenn die codierten Mikrobefehledurch weitere Firmware decodiertwerden, spricht man von einer Nanoprogrammierung.Die HSA des Prozessors besteht aus demsteuernden und dem ausführenden Teil.Im Datenprozessor (Rechenwerk), bestehendaus einem oder mehreren Datenpfaden,werden die einzelnen Rechenoperationenausgeführt. Typische Komponenteneines Datenpfads sind: Busse,Register, Register-files, ALUs, Shifter,Multiplexer. Demultiplexer, Caches etc.Datenpfade führen Berechnungen aufAnforderung hin aus. Der Steuerprozessor(Steuerwerk, Steuereinheit, CCU:Computer Control Unit) bestimmt, wannwelche Berechnungen auszuführen sind.Johann Wolfgang Goethe-UniversitätTechnische InformatikKlaus Waldschmidt ©Seite 16Rechnerarchitektur, WS 2003/2004Teil 7 Architekturgrundlagen8

Zur Befehlsausführung wird im Fetch-Zyklusdie Instruktion in das Instruktionsregister IRgebracht und dann decodiert. SP ist derSteuerprozessor, der die Decodierung vornimmt.Aus der Decodierung des Befehlswerden die Steuersignale für die ALU(Operation) und die Multiplexer (Select), dieSchreibsignale (Write) und gegebenenfallsdrei Registernummern gewonnen – zwei füreinen lesenden, eine für einen schreibendenZugriff auf das Registerfile (Drei-Tor-Registerfeld).Die ALU verknüpft zwei Operanden, dieaus dem Registerfile und/oder als Teil derInstruktion geholt werden. Bei einer LOAD-Instruktion berechnet die ALU die effektiveAdresse. Der Inhalt der so adressiertenSpeicherzelle wird in das Registerfile gebracht.Bei einer STORE-Instruktion istebenfalls zuvor die Berechnung der effektivenAdresse erforderlich. Die ALU erzeugtzudem Flaggenwerte (CC: Condition Codes),die vom Steuerprozessor ausgewertetwerden können. Im Befehlszähler PCsteht die Adresse des als nächsten auszuführendenBefehls. Im Normalfall wird erautomatisch inkrementiert (+).Johann Wolfgang Goethe-UniversitätTechnische InformatikKlaus Waldschmidt ©Seite 17Rechnerarchitektur, WS 2003/2004Teil 7 ArchitekturgrundlagenPCSR/W S OP R/WBefehlsadresse+Adresse.......IRSP.....ALUAR.......BefehlsspeicherRegisterfileDatenspeicherLeseportSchreibportvon ALUSJohann Wolfgang Goethe-UniversitätTechnische InformatikKlaus Waldschmidt ©Multiplexbasierte Load Store ArchitekturSeite 18Rechnerarchitektur, WS 2003/2004Teil 7 Architekturgrundlagen9