3 Arbeitsspeicher- und Bussysteme

Weitere Magazine

Empfehlungen

Info

222 C3 Arbeitsspeicher- und Bussysteme Prozessor erzeugen; die effektive Speicherbandbreite sinkt dadurch. Schwierig bei Speichern mit verschränkter Adressierung sind nachträgliche Speichererweiterungen. 3.3.4 Weitere Maßnahmen zur Leistungssteigerung des Speichers Mit steigender Leistung der Mikroprozessoren wächst die Kluft zwischen der Arbeitsgeschwindigkeit der Prozessoren und der Zugriffsgeschwindigkeit (Latenz) und Bandbreite des Hauptspeichers, so daß trotz des Einsatzes von Caches der Speicherzugang den Engpaß in heutigen Rechensystemen bildet. Mit verschiedenen Architekturmaßnahmen versucht man, dieser Entwicklung entgegenzuwirken. Zur Verringerung der Latenz, die sich allein durch Weiterentwicklung der DRAM-Technologie nur mit etwa 10 % pro Jahr verringert, tragen spezielle Betriebsarten und neue Organisationsformen von DRAM-Bausteinen bei. Zugriffsarten, die heute bereits vielfach genutzt werden, sind Nibble-, Page- und Static Column-Modus. In diesen Modi entfällt bei Folgezugriffen zu einer von einem normalen Zugriff ausgelesenen Speicherzeile die RAS-Zeit; in verkürzten Zyklen (von z. B. 30 ns) wird auf drei Folgebits bzw. beliebige Teile in der aktiven Zeile zugegriffen. Neue DRAM-Chip-Architekturen wie Enhanced DRAM (EDRAM) und Cache DRAM (CDRAM) treiben diese Entwicklung weiter und führen einen Cache auf dem Speicherbaustein ein, in dem die zuletzt benutzten Speicherzeilen vollständig oder teilweise gehalten werden und schnell verfügbar sind. An Bedeutung gewinnen synchrone DRAMs (SDRAMs), die im Gegensatz zu konventionellen Bausteinen synchronisiert mit dem Prozessor-/Speicherbus und dadurch schneller betrieben werden. Zusätzliche Merkmale sind der Einsatz von zwei Speichermatrizen auf dem Chip und ein Burst-Modus zur schnellen Übertragung von Datenblöcken aus derselben Speicherzeile. Diese neuen Bausteine sind etwa in [CompCon 94] beschrieben. Die Bandbreite eines Speichers kann durch Änderungen an der Architektur eines Rechners gesteigert werden. Neben verschränkter Adressierung sind geeignete Maßnahmen eine breite Organisation des Speichersystems und des Datenbusses (heute bis zu 256 Bits) sowie die Überlappung von Buszyklen und die Nutzung von Blocktransfers des Busses (siehe Unterabschnitt 3.4.5), die auf seiten des Hauptspeichers die oben angegebenen speziellen Zugriffsarten nutzen. Caches, Hauptspeicher und Bussystem müssen gut aufeinander abgestimmt sein, damit diese Maßnahmen leistungssteigernd zur Wirkung kommen. In den letzten Jahren wurden neuartige Prinzipien zur speziellen Kopplung von Prozessor und Speicherbausteinen vorgeschlagen. Beispiele sind Rambus [CompCon 94] und RamLink [Gjessing 92]. Die Integration von Prozessoren und DRAMs auf gemeinsamen Halbleiterbausteinen wird derzeit erforscht. 3.4 Bussysteme 3.4.1 Grundlagen von Bussen Da spezielle Kommunikationspfade zwischen den Funktionseinheiten eines Rechensystems aus Leistungsgründen zwar wünschenswert, für die meisten Systeme aber zu teuer und für Erweiterungen zu unflexibel sind, werden heute vornehmlich gemeinsam benutzte Kommunikationswege, d. h. Busstrukturen, eingesetzt. Ein Bus ist ein Bündel von funktional zusammengehörigen Signalleitungen, das Komponenten eines digitalen Systems zum Informationsaustausch miteinander verbindet. Sendet ein Teilnehmer Informationen über den Bus, können alle anderen sie empfangen. Um Informationsverfälschung
C3.4 Bussysteme 223 auszuschließen, muß aber sichergestellt werden, daß zu jedem Zeitpunkt nur ein Teilnehmer die Kontrolle über den Bus und damit Senderechte innehat. Damit wird ein prinzipieller Nachteil einer Busstruktur deutlich: Weitere sendebereite Teilnehmer müssen warten, der Bus wird zu einer knappen Ressource und damit zu einem potentiellen Engpaß. Die Vorteile sind der im Verhältnis zu speziellen Verbindungen geringe Hardware-Aufwand und die Flexibilität bei Systemerweiterungen. Ein Bus wird nach der Art der übertragenen Informationen in drei Gruppen von Leitungen (Teilbusse) unterteilt: Daten-, Adreß- und Steuerbus. (Der Versorgungsbus, der Leitungen z. B. zur Strom- und Taktversorgung, Systeminitialisierung oder Anzeige von Hardware- Fehlern enthält, wird im weiteren nicht betrachtet.) Wie in Bild 8 angedeutet, werden die Datenleitungen bidirektional betrieben, die Adreßleitungen meist unidirektional, ebenso die meisten Steuersignale. Die Signale können prozessorspezifisch (für prozessornahe Hochleistungsbusse) oder prozessorunabhängig sein (z. B. bei Standardbussen). Versorgungsbus Steuerbus Adreßbus Datenbus Prozessorkarte Bus-SS Speicherkarte Bus-SS Speicherkarte Bus-SS E/A- Einheit Bus-SS Bussteuereinheit Bus-SS Bild 8 Grundlegender Aufbau von Bussen und Ankopplung von Busteilnehmern SS ... Schnittstelle Auf die verschiedenen Typen und Hierarchiestufen von Bussen sowie die darüber verbundenen Komponenten wurde bereits am Anfang dieses Kapitels hingewiesen. Einheiten, die eigenständig auf dem Bus aktiv werden und ihn steuern können, z. B. ein Prozessor oder DMA-Werk, werden als Master bezeichnet, rein passive Komponenten, z. B. Speicherkarten, als Slaves. Bei mehreren Bus-Mastern muß über die Zuteilung der Kontrolle über den Bus entschieden werden. Dieser Vorgang heißt Buszuteilung oder Busarbitrierung (bus arbitration). Die Funktionseinheiten sind über eigene Busschnittstellen (bus interface unit) mechanisch und elektrisch an den Bus angekoppelt. Sie gleichen z. B. Signale, Abläufe und Geschwindigkeiten an die Gegebenheiten auf dem Bus an und stellen Pufferplatz bereit. Zentrale Versorgungsdienste und Funktionen werden von der Bussteuereinheit (bus controller) wahrgenommen. Jeder Komponente am Bus, auch E/A-Einheiten, sind Adreßbereiche (im physischen Adreßraum) zugeordnet. Die Einheiten können damit über Adressen angesprochen werden, gegebenenfalls zusammen mit Steuersignalen. Alle Eigenschaften eines Bussystems sind detailliert in einer sog. Busspezifikation festgelegt. Sie definiert die Signale, die mechanischen und elektrischen Merkmale und vor allem die Busfunktionen und Busprotokolle. Dies sind Regeln für die Kommunikationsabläufe zwischen Busteilnehmern zur Erbringung der Busfunktionen. Sie legen insbesondere Art, Form und Zeitverhalten der auszutauschenden Signale fest. Busspezifikationen werden häufig von Standardisierungsgremien erarbeitet oder von Firmen offengelegt. Dadurch können verschiedene Hersteller unterschiedliche Komponenten entwickeln, die über den Bus zusammenarbeiten. C3
Seite 1 und 2: 3 Arbeitsspeicher- und Bussysteme C
Seite 3 und 4: C3.2 Caches 213 schnittenen Eigensc
Seite 5 und 6: C3.2 Caches 215 Virtuelle Adressier
Seite 7 und 8: C3.2 Caches 217 Zeile abgebildet we
Seite 9 und 10: C3.3 Hauptspeicher 219 rend der Aus
Seite 11: Adresse C3.3 Hauptspeicher 221 Eine
Seite 15 und 16: C3.4 Bussysteme 225 zessorsystemen
Seite 17 und 18: C3.4 Bussysteme 227 jeder Teilnehme

3 Arbeitsspeicher- und Bussysteme

Erfolgreiche ePaper selbst erstellen

Template löschen?

Als Template speichern?