3 Arbeitsspeicher- und Bussysteme

218 C3 Arbeitsspeicher- und Bussysteme
teratur zu Entwurf und Leistung von Caches seien hier nur [Smith 82] und [Przybylski 90]
herausgegriffen. In der allgemeinen Literatur sind die Leistungsaspekte systematisch und
umfassend dargestellt.
Leistungsbetrachtungen zu Caches können sich an folgender Formel für die mittlere
(auch: effektive) Speicherzugriffszeit Te für eine zweistufige Arbeitsspeicherhierarchie
(Cache und Hauptspeicher) orientieren:
Te = h⋅Th + m⋅Tm (1)
Dabei bezeichnen h und m = 1−h die Treffer- bzw. Fehlzugriffsraten im Cache (hit rate,
miss rate), Th die Cache-Zugriffszeit (hit time) und Tm die Cache-Ladezeit (miss time).
Die mittlere Speicherzugriffszeit Te kann somit durch die im weiteren beschriebenen drei
Maßnahmen reduziert werden. Optimierung an einer Größe bewirkt dabei aber meist eine
Verschlechterung einer oder der beiden anderen. Es gilt, einen guten Kompromiß zwischen
den Einflußfaktoren zu finden.
Reduktion der Fehlzugriffsrate m. Dies gelingt durch Vergrößerung des Caches oder
höheren Assoziativitätsgrad. Beides macht ihn teurer und erhöht auch, wie erwähnt, die
Zugriffszeit Th. Größere Blöcke sind eine weitere Möglichkeit, da sie verstärkt räumliche
Lokalität nutzen; dadurch wird aber die Nachladezeit Tm erhöht. In assoziativen Caches
kann auch eine verbesserte Ersetzungsstrategie Vorteile ergeben. Speziell für direkt abbildende
Caches wurde jüngst der Einsatz eines kleinen „Neben“-Caches (engl. victim
cache) vorgeschlagen: In ihnen werden die zuletzt verdrängten Blöcke zwischengespeichert,
so daß der erneute Zugriff auf sie viel schneller ist, als wenn sie im Hauptspeicher
wären. Eine weitere wirksame Technik ist explizites vorausgreifendes Laden (prefetching)
von Blöcken in den Cache. Dies kann durch Hardware erfolgen oder durch spezielle
Befehle durch den Übersetzer veranlaßt werden.
Reduktion der Cache-Zugriffszeit Th. Die Zugriffszeit zu einem Primär-Cache im Falle
eines Treffers ist heute vielfach entscheidend für die Prozessortaktrate; bei einem Sekundär-Cache
bestimmt sie die Anzahl der Wartezyklen für den Prozessor. Kurze Zugriffszeiten
erhält man bei kleinen und einfach organisierten Caches, was der ersten Optimierung
zuwiderläuft. Einen zusätzlichen Vorteil bieten hier direkt abbildende Caches,
da sich die Vergleiche der Kennungen (tags) und Anwahl und Übertragung der gewünschten
Daten überlappen können.
Reduktion der Cache-Ladezeit Tm . Bereits angesprochen wurde die Möglichkeit, bei
einem Fehlzugriff nicht direkt auf den Hauptspeicher zugreifen zu müssen, sondern einen
Sekundär-Cache zwischenzuschalten. In diesem Fall ergibt sich Tm selbst gemäß einer zu
(1) analogen Formel. In den letzten Jahren wurden zur Unterstützung schneller Prozessoren
aufwendige sog. nichtblockierende Caches eingeführt (non-blocking caches). Sie
ermöglichen mehrere ausstehende Speicherzugriffe und können bei Treffern Daten an den
Prozessor liefern, selbst wenn das Nachladen eines Blocks im Gange ist. Schließlich ist
Tm maßgeblich durch die Geschwindigkeit des Prozessor-/Speicherbusses und des Hauptspeichers
bestimmt. Maßnahmen zur Leistungssteigerung dieser Komponenten und zur
Abstimmung mit den Caches werden in den folgenden Abschnitten besprochen.
3.3 Hauptspeicher
In diesem Abschnitt werden Komponenten und Organisationsformen des Hauptspeichers
moderner Rechensysteme behandelt. Der Hauptspeicher ist ein großer, flüchtiger Halbleiterspeicher
mit wahlfreiem Zugriff und Lese- und Schreibmöglichkeit (random access
memory, RAM), in dem Programme und Daten von Benutzern und Betriebssystem wäh-