3 Arbeitsspeicher- und Bussysteme
3 Arbeitsspeicher- und Bussysteme
3 Arbeitsspeicher- und Bussysteme
Erfolgreiche ePaper selbst erstellen
Machen Sie aus Ihren PDF Publikationen ein blätterbares Flipbook mit unserer einzigartigen Google optimierten e-Paper Software.
C3.3 Hauptspeicher 219<br />
rend der Ausführung gehalten werden. Daneben kommen in heutigen Rechnern nichtflüchtige<br />
Halbleiterspeicher zum Einsatz, auf die nur oder vorwiegend lesend zugegriffen<br />
wird. Sie dienen zum Beispiel dazu, System-, Mikro- oder sonstige Steuerprogramme,<br />
Funktionstabellen oder Geräteinformation zu speichern. Auf diese ROM-Speicher (read<br />
only memory) <strong>und</strong> ihre programmierbaren <strong>und</strong> auch beschreibbaren Varianten (read<br />
mostly memory) wird hier nicht eingegangen.<br />
Die Strukturierung des <strong>Arbeitsspeicher</strong>s in Segmente <strong>und</strong> Seiten, Adressierung <strong>und</strong><br />
Adreßübersetzung sowie die Prinzipien des virtuellen Speichers bilden ein Grenzgebiet<br />
zwischen Rechnerarchitektur <strong>und</strong> Betriebssystemen. Diese Themen werden bei Betriebssystemen<br />
besprochen (Verweis auf Borrmann). Im weiteren wird das Anliegen einer<br />
realen Adresse am Hauptspeicher zugr<strong>und</strong>egelegt.<br />
3.3.1 Speicherbausteine<br />
Der Hauptspeicher heutiger Computer wird fast immer aus DRAM-Bausteinen aufgebaut<br />
(dynamic RAM). Nur in Höchstleistungsrechnern <strong>und</strong> für Cache-Speicher kommen die<br />
schnelleren, aber wesentlich teureren SRAM-Bausteine zum Einsatz (static RAM).<br />
DRAM-Chips enthalten im Kern eine Speichermatrix, an deren Knotenpunkten eine oder<br />
einige 1-Bit-Speicherzellen liegen. Bild 5 zeigt einen DRAM-Baustein der Größe 4M×1<br />
Bits. Eine Speicherzelle besteht aus nur einem Transistor <strong>und</strong> einem Kondensator. Die<br />
Zellen werden über eine Zeilen- <strong>und</strong> eine Spaltenadresse angesprochen. Um Adreßanschlüsse<br />
zu sparen, wird die Adresse im Zeitmultiplexbetrieb angelegt. Die Gültigkeit der<br />
Adreßteile wird mittels der Signale RAS (row address select) bzw. CAS (column address<br />
select) bekanntgegeben. Die Signale WE <strong>und</strong> OE dienen der Lese-/Schreib- <strong>und</strong> Bausteinanwahl.<br />
Mit der Zeilenadresse wird zuerst eine gesamte Zeile aus der Speichermatrix entnommen<br />
<strong>und</strong> gepuffert, mit der Spaltenadresse das bzw. die gewünschten Bits gelesen<br />
oder geschrieben. Ein Nachteil der kompakten Realisierung der Speicherzellen ist, daß<br />
das Lesen (Entnehmen einer Zeile bei RAS) zerstörend wirkt. Um Informationsverlust zu<br />
verhindern, muß die Zeile vom Lese-/Schreibverstärker wieder zurückgeschrieben<br />
werden. Durch Leckströme droht ebenfalls die Zerstörung der Speicherinhalte. Daher<br />
muß innerhalb einer bestimmten Zeit (typisch alle 8 ms) jede Zeile regeneriert werden.<br />
Häufig übernimmt die externe Speichersteuereinheit die Kontrolle über diesen Vorgang<br />
des periodischen Auffrischens (refresh).<br />
SRAM-Bausteine sind ähnlich aufgebaut. Unterschiede bestehen darin, daß jede 1-Bit-<br />
Zelle ein vollständiges Flipflop enthält (häufig sechs Transistoren), die Regeneration der<br />
Speicherinhalte damit entfällt <strong>und</strong> alle Adreßleitungen zugleich angelegt werden.<br />
C3