PAL, CPLD, FPGA etc. - Lehrstuhl fÃ¼r Schaltungstechnik und ...

Weitere Magazine

Empfehlungen

Info

Variable Ausgangsblöcke: GAL GALs (Firma Lattice) haben an jedem Pin eine konfigurierbare Ausgangszelle (hier 'OLMC') Sie kann als kombinatorischer Ausgang (active high/low), als 'registered' Ausgang (active high/low)oder als Eingang genutzt werden. Das FF hat Setz- und Rücksetzeingänge, die (global) programmiert werden können Die Programmierung ist UV-löschbar, später elektrisch löschbarAuswahl gekoppelt anKombinatorisch/registeredDigitale Schaltungstechnik 2005 - PALs und FPGAsP. Fischer, TI, Uni Mannheim, Seite 20
GAL22V10 22 Eingänge zu den UND Gattern, 10 Ausgänge mit Macrozellen, ODER mit 8-16 Eingängen Chip hat 24 Pins (GND, VDD, CLK/IN, 11xIn, 10xIO).Position derSteuerbitsin denKonfigurationsdatenPosition derSteuerbits in denKonfigurationsdatenDigitale Schaltungstechnik 2005 - PALs und FPGAsP. Fischer, TI, Uni Mannheim, Seite 21
Seite 2 und 3: Bezeichnungen Sehr ähnliche Bauele
Seite 4 und 5: Programmiermethoden Einmal programm
Seite 6 und 7: PLA, PROM, PALDigitale Schaltungste
Seite 8 und 9: PLA: kompakte Darstellung Zur einfa
Seite 10 und 11: PROM - Wie es manchmal eingeführt
Seite 12 und 13: PAL Eingeführt von der Firma Monol
Seite 14 und 15: Kombinatorische PALs Typischer Vert
Seite 16 und 17: PAL 16L8: Spezifikationen Beispiel
Seite 18 und 19: PAL16R8 mit Registern 16 Eingänge
Seite 22 und 23: GAL22V10 - Ausschnitt Datenblatt'sp
Seite 24 und 25: CPLD - Beispiel MAX7000 CPLD = 'Com
Seite 26 und 27: MAX7000 FamilieDigitale Schaltungst
Seite 28 und 29: Coolrunner Macrocell Sehr ähnlich
Seite 30 und 31: FPGA / LCADigitale Schaltungstechni
Seite 32 und 33: Beispiel Xilinx 4000-er Familie Die
Seite 34 und 35: Verfügbare Logikfunktion Zwei beli
Seite 36 und 37: XC4000 Fast Carry Logic Eine spezie
Seite 38 und 39: Xilinx 4000 Verbindungen Punkt-zu-P
Seite 40 und 41: XC4000 IO-Block IO-Blöcke (IOB) mi
Seite 42 und 43: Konfiguration XC4000 wird mit RAM k
Seite 44 und 45: Altera Flex RAM basiert, LCA mit hi
Seite 46 und 47: Altera Flex: LEDigitale Schaltungst
Seite 48 und 49: State of the ArtDigitale Schaltungs
Seite 50 und 51: Xilinx: Virtex-II ProBis 3.125 Gbps
Seite 52 und 53: High End Modell von Altera: Stratix
Seite 54 und 55: Stratix ElementeLABs mit 10LEs512 B
Seite 56 und 57: Hersteller & Familien Xilinx: Spart

PAL, CPLD, FPGA etc. - Lehrstuhl fÃ¼r Schaltungstechnik und ...

Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.

Template löschen?

Als Template speichern?